注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于ARM的数字语音压缩系统

  2. 在日益发展的电子技术和各行业对产品需求的不断提高的刺激下，原有的语音录音装置已经满足不了现有应用需求，所以研制新型的语音录音装置成为一种必然的趋势，而不断发展的芯片技术、制造工艺等也给新型语音录音装置的研制提供了技术保障。传统语音录音装置是采用51 单片机加语音编解码DSP 的模式，语音编解码芯片内嵌固定语音压缩算法，由51 单片机控制逻辑。由于传统语音板 系统软硬件的限制，在实际运用中，会遇到存储时间过短，对外传输速度有限，解压操作不方便等诸多不足。所以研究新型语音压缩系统势在必行。本课题研

  3. 所属分类：硬件开发

    • 发布日期：2009-11-17
    • 文件大小：1mb
    • 提供者：zq1987731

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8mb
    • 提供者：zt839486421

  1. 基于FPGA的高速FIFO电路设计

  2. 在大容量高速采集系统项目的开发过程中，FPGA作为可编程逻辑器件，设计灵活、可操作性强，是高速数字电路设计的核心器件。由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、SDRAM、磁盘阵列等大容量存储设备。本文主要介绍高速FIFO电路在数据采集系统中的应用，相关电路主要有高速A/D转换器、FPGA、SDRAM存储器等。A/D输出的数据流速度快，经过FPGA降速后，位数宽，速度仍然很高，不能直接存储到外部存储器。在设计时，要经过FIFO缓存，然后才能存储到外部

  3. 所属分类：硬件开发

    • 发布日期：2010-06-17
    • 文件大小：188kb
    • 提供者：hhzzhh0502

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8mb
    • 提供者：sundyqt

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3mb
    • 提供者：xiaosong89

  1. VHDL：设计表示和综合

  2. 内容提要： 第一章 设计抽象与表示方法 设计挑战，设计表示与硬件描述语言，设计层次与特征，设计流程，系统芯片设计概念，电子设计自动化工具。 第二章 数字逻辑器件基础 常用通用逻辑器件，可编程阵列逻辑，通用阵列逻辑，CPLD，FPGA。 第三章 硬件的VHDL模型 设计实体，设计描述类型，综合与仿真建模，数据对象及其类型，多值逻辑与裁决。 第四章 组合和同步逻辑设计 组合逻辑电路设计，同步逻辑电路设计，LFSR计数器设计，基于FPGA的高速FIFO缓冲器设计。 第五章 控制逻辑有限状态机设计 M

  3. 所属分类：硬件开发

    • 发布日期：2013-09-10
    • 文件大小：19mb
    • 提供者：jingqiang13145

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. 基于FPGA的高速数据存储系统优化设计

  2. 针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题，提出Flash的并行存储方案，采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍，即60 MB/s；对控制单元FPGA内部双端口RAM的逻辑设计进行改进，解决了数据存储异常的现象。在数据回收方面，提出了多备份的设计思想和备用读数接口的设计方案，已在工程应用中得到成功实践，验证了该数据记录装置的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：87kb
    • 提供者：weixin_38717156

  1. 基于FPGA的DMA方式高速数据采集系统设计

  2. 提出了一种基于FPGA的DMA方式高速数据采集系统设计方案。该方案由底层控制器提供精确采样时序，保证ADC器件的采样吞吐；采用支持PCI协议的DMA方式的数据采集机制，优化数据采集存储及向上位机交互方式，以确保采集数据的高实时性。该方案具有良好的移植性，可应用于采样速率高、数据采集量大、数据实时性要求高的数据采集系统。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：338kb
    • 提供者：weixin_38721811

  1. 基于FPGA的高速数据存储系统优化设计

  2. 针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题，提出Flash的并行存储方案，采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍，即60 MB/s；对控制单元FPGA内部双端口RAM的逻辑设计进行改进，解决了数据存储异常的现象。在数据回收方面，提出了多备份的设计思想和备用读数接口的设计方案，已在工程应用中得到成功实践，验证了该数据记录装置的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：489kb
    • 提供者：weixin_38698860

  1. 基于FPGA的星载一体化高速数据复接器设计

  2. 为了解决卫星有效载荷种类不断增多和数据传输速率不断提高与卫星数据处理和传输能力不足之间的矛盾，提出了一种满足国际空间数据系统咨询委员会（CCSDS）建议的高级在轨系统（AOS）体制的高速数据复接器设计方案。该方案能够实现高速载荷数据接收合路、NAND flash大容量数据存储控制、数据复接，数据信道低密度奇偶校验编码（LDPC）等功能。设计过程中对电路进行优化，实现了高速并行数据处理和高可靠性目标。通过FPGA的原型验证，本方案设计合理，性能指标能够满足未来卫星载荷数据处理要求。

  3. 所属分类：其它