开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

通过对现有编码算法的改进，提出一种新的编码算法，它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加，因此，减少部分积的数量可以降低乘法器中加法器的数量，从而实现功耗的减低。在部分积的累加过程中．又对用到的传统全加器和半加器进行了必要的改进，避免了CMOS输入信号不必要的翻转，从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行功耗测试，给出了测试结果，并与现有的两种编码算法进行了比较。功耗分别降低3．5％和8．4％。