注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于AES算法的硬件加密FPGA实现

  2. 讨论高级加密标准AES的硬件高速实现，采用塞灵思公司的开发板实现并行加速。给出了两种AES并行加速方法。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-05
    • 文件大小：260kb
    • 提供者：qql051008

  1. 基于FPGA的AES加密算法的高速实现

  2. 介绍AES 算法的原理以及基于FPGA 的高速实现。结合算法和FPGA 的特 点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术，并应用Altera 公司的开发工具及芯片进行实际开发。

  3. 所属分类：系统安全

    • 发布日期：2018-10-17
    • 文件大小：251kb
    • 提供者：forrest1

  1. 基于Xilinx FPGA的片上系统无线保密通信终端

  2. 本系统以AES加密算法为例，使用Xilinx SPARTAN 3E为开发平台，以Xilinx的嵌入式软核Microblaze为主控制器，调用FPGA的硬件VHDL编程实现的AES加解密和控制CC2420来实现高速有效的数据通信。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：313kb
    • 提供者：weixin_38631331

  1. 基于Xilinx FPGA的片上系统无线保密通信终端设计

  2. 利用软件实施加密算法已经成为实时安全通信系统的重要瓶颈。标准的商品化CPU和DSP无法跟上数据加密算法的计算速度要求。此外，CPU和DSP需要完成太多的其他任务。基于FPGA高度优化的可编程的硬件安全性解决方案提供了并行处理能力，并且可以达到所要求的加密处理性能基准[1].然而如果仅使用FPGA可编程VHDL来实现的话，系统就不够灵活，升级困难，况且实现起来有很大的难度，本系统以AES加密算法为例，使用Xilinx SPARTAN 3E为开发平台，以Xilinx的嵌入式软核Microblaze为

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：334kb
    • 提供者：weixin_38722348

  1. 基于AES的可重构加密系统的FPGA设计

  2. 针对传统软件加密方法在速度和资源消耗上的不足，提出了基于AES高级加密标准的硬件设计方案。采用了目前流行的EDA技术，在FPGA芯片上实现一种可重构的加密系统，利用硬件描述语言实现加密算法中的移位、S盒置换函数、线性反馈移位寄存器等功能，设计输入、模型综合、布局布线、功能仿真都在Altera公司的Quartus II开发平台中完成，产生的下载文件通过Cyclone系列的FPGA芯片进行测试。实验结果表明，该系统具有独特的物理安全性和高速性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：237kb
    • 提供者：weixin_38708461

  1. 基于FPGA的可加密USB存储设备设计

  2. 基于FPGA的可加密USB存储设备的设计过程，介绍了FPGA芯片EP1C3T100、USB接口芯片AU6983等各个模块的功能及硬件电路设计。对AES加密算法作了详细说明，并对硬件FPGA实现进行了设计和优化。该设备由FPGA芯片通过硬件来完成数据加密过程，由高速传输总线进行数据传输。具有实时性好、安全性高等优点。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：227kb
    • 提供者：weixin_38675797

  1. EDA/PLD中的基于FPGA 的AES 加密算法的高速实现

  2. 摘要:介绍AES 算法的原理以及基于FPGA 的高速实现。结合算法和FPGA 的特点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术，并应用Altera 公司的开发工具及芯片进行实际开发。 　　1 引言 　　随着信息技术的迅速发展，信息已成为当今社会的一种重要资源。但当人们享受信息资源带来的巨*利的同时，也承受着信息被篡改、泄漏、伪造的威胁，安全问题日益严重。安全风险制约着信息的有效使用，信息安全对现代社会健康有序的发展，保障国

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：111kb
    • 提供者：weixin_38734361

  1. EDA/PLD中的3-DES算法的FPGA高速实现

  2. 摘要：介绍3-DES算法的概要；以Xilinx公司SPARTANII结构的XC2S100为例，阐述用FPGA高速实现3-DES算法的设计要点及关键部分的设计。 关键词：3-DES FPGA 高速实现 引 言 　　从技术角度讲，网络安全除了依赖安全的网络通信协议及应用协议外，更多地取决于网络设备如交换机、路由器等所提供的加/解密功能。目前，基于DES算法的加/解密硬件仍在广泛应用于国内卫星通信、网关服务器、机顶盒、视频传输以及其它大量的数据传输业务中。　　然而，随着密码分析技术的不断发展，超

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：84kb
    • 提供者：weixin_38660579

  1. 基于FPGA 的AES 加密算法的高速实现

  2. 摘要:介绍AES 算法的原理以及基于FPGA 的高速实现。结合算法和FPGA 的特点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术，并应用Altera 公司的开发工具及芯片进行实际开发。 　　1 引言 　　随着信息技术的迅速发展，信息已成为当今社会的一种重要资源。但当人们享受信息资源带来的巨*利的同时，也承受着信息被篡改、泄漏、伪造的威胁，安全问题日益严重。安全风险制约着信息的有效使用，信息安全对现代社会健康有序的发展，保障国

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：119kb
    • 提供者：weixin_38508497