基于FPGA的可加密USB存储设备的设计过程，介绍了FPGA芯片EP1C3T100、USB接口芯片AU6983等各个模块的功能及硬件电路设计。对AES加密算法作了详细说明，并对硬件FPGA实现进行了设计和优化。该设备由FPGA芯片通过硬件来完成数据加密过程，由高速传输总线进行数据传输。具有实时性好、安全性高等优点。

AES（Advanced Encryption Standard）是一种非常流行的对称加密算法，字节替换是AES算法中十分重要的部分。针对采用复合域方法来实现字节替换吞吐率小的问题，本文利用先计算的方法进行了5级轮内流水线设计，去除关键路径上的一些计算来降低关键路径延迟提高吞吐率。在FPGA器件Virtex-6 XC6VLX240T上，通过Xilinx ISE 14.7进行仿真实验，结果表明在面积增加相对不大的情况下，提高了吞吐率以及吞吐率/面积比。

根据AES算法的特点，从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换，降低算法实现的运算复杂度，采用流水线结构优化关键路径-密钥拓展，提升加密速度，利用FPGA定制RAM（BRAM）预存查找表进一步提升加密速度。优化后的AES算法在Virtex-6 xc6vlx240T（速度等级 -3） FPGA上实现，结果发现，AES算法共占用1 139个Slice，最大频率达到443.99 MHz，通量达到56.83 Gbit/s，效率达到49.89 （Mbit/s）/Slice；然后，对