注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于DA算法的FIR滤波器设计与实现

  2. 在数字信号处理系统中，FIR数字滤波器多采用专用DSP芯片(如TMS320CXX系列)，这种基于DSP的处理系统存在很多优点，比如方案灵活、可操作性强、程序易于移植。但这种结构的滤波器多是根据FIR 滤波器的数据移位相乘累加的算法编写相应软件，利用软、硬件相互结合完成滤波器的设计。由于软件运行时，指令都是串行执行的，这严重制约了系统的运行速率，不能满足高传输速率，大数据吞吐量的数字信号的实时性处理要求。而基于DA算法的FPGA滤波器则是一种采用纯硬件的方式实现FIR 滤波器的方式，这种方法突出

  3. 所属分类：其它

    • 发布日期：2009-05-29
    • 文件大小：126kb
    • 提供者：houxinqiang88

  1. 基于Matlab和FPGA的FIR数字滤波器设计及实现

  2. 基于FIR数字滤波器的原理和层次化、模块化设计思想，结合Altera公司的CycloneII系列FPGA芯片，提出了FIR数字滤波器的实现硬件方案，给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤，仿真及实际测试结果验证了设计方案的正确性，与传统的数字滤波器相比，本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。

  3. 所属分类：硬件开发

    • 发布日期：2009-06-06
    • 文件大小：1mb
    • 提供者：jackysway

  1. 基于FPGA的FIR数字滤波器的设计与实现

  2. 基于FPGA的FIR数字滤波器的设计与实现;基于FPGA的FIR数字滤波器的设计与实现;

  3. 所属分类：硬件开发

    • 发布日期：2009-07-21
    • 文件大小：2mb
    • 提供者：yeyanbin

  1. 基于FPGACPLD器件的FIR数字滤波器设计与仿真.pdf

  2. 可编 程 逻 辑器件FPGA和CPLD正越来越多地替代ASIC和DSP器件用于实现数字信号处理算法，基于FPGA/CPLD器件的信号处理系统具有很高的实时性，可嵌入其它系统，并能方便地实现系统级集成与功能扩展。

  3. 所属分类：硬件开发

    • 发布日期：2009-04-13
    • 文件大小：2mb
    • 提供者：zhym6339

  1. 基于FPGA的FIR数字滤波器设计与实现

  2. 要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Mat lab／Simulink环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型...

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：666kb
    • 提供者：weixin_38732425

  1. 基于FPGA的FIR数字滤波器设计与仿真

  2. 采用改进并行分布式算法设计了一种16抽头FIR数字低通滤波器，首先用Matlab工具箱中的FDATool设计滤波器系数，然后使用硬件描述语言Verilog HDL和原理图，实现了子模块和系统模块设计，在Matlab与QuartusII中对系统模块进行联合仿真。仿真结果表明，设计系统性能稳定，滤波效果良好，且实用性较强。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：268kb
    • 提供者：weixin_38645379

  1. 基于FPGA的高效FIR滤波器设计与实现

  2. 给出了一种基于FPGA的数字滤波器的设计方法。该方法先通过MATLAB设计出一个具有具体指标的FIR滤波器， 再对滤波器系数进行处理， 使之便于在FPGA中实现， 然后采用基于分布式算法和CSD编码的滤波器结构进行设计， 从而避免了乘法运算， 节约了硬件资源，其流水线的设计方式也提高了运行速度。Matlab和Modelsim仿真表明， 该设计功能正确， 能实现快速滤波。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：442kb
    • 提供者：weixin_38747906

  1. 基于FPGA的FIR滤波器设计与仿真

  2. FIR数字滤波器以其良好的线性相位特性被广泛使用，属于数字信号处理的基本模块之一。FPGA具有的灵活的可编程逻辑可以方便地实现高速数字信号处理。为了提高实时数字信号处理的速度，利用FPGA芯片内部的ROM实现一种查找表结构的FIR数字滤波器。并用MATAB对实验结果进行仿真和分析，证明了设计的可行性。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：177kb
    • 提供者：weixin_38733885

  1. 单片机与DSP中的基于FPGA 的FIR 数字滤波器设计方案

  2. 摘要：本文简要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。 　　在Matlab/Simulink环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中，从QuartusⅡ软件中的虚拟逻辑分析工具S

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：335kb
    • 提供者：weixin_38571603

  1. EDA/PLD中的基于FPGA的数字幅频均衡功率放大器的解决方案

  2. 摘要：提出了一种基于FPGA 的数字幅频均衡功率放大器的设计方案。系统在完成基于AD620前级小信号放大电路设计的基础上，分析了阻带网络的幅频特性；结合分析结果与FIR 滤波算法给出了相应的滤波器组成方案。后级功率放大电路采用分立MOS 管实现。 　　在现代通信系统中，码间干扰是制约通信质量的重要因素。为了减小码间干扰，需要对信道进行适当的补偿，以减小误码率，提高通信质量，接收机中能够补偿或减小接收信号码间干扰的补偿器称为均衡器。。本文提出了一种基于FPGA 的数字幅频均衡功率放大器的解决方案

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：256kb
    • 提供者：weixin_38548231

  1. 单片机与DSP中的基于FPGA的高效FIR滤波器设计与实现

  2. 摘要： 给出了一种基于FPGA的数字滤波器的设计方法。该方法先通过MATLAB设计出一个具有具体指标的FIR滤波器， 再对滤波器系数进行处理， 使之便于在FPGA中实现， 然后采用基于分布式算法和CSD编码的滤波器结构进行设计， 从而避免了乘法运算， 节约了硬件资源，其流水线的设计方式也提高了运行速度。Matlab和Modelsim仿真表明， 该设计功能正确， 能实现快速滤波。 　　0 引言 　　数字滤波器在语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中都具有重要作用。它能避免模拟

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：439kb
    • 提供者：weixin_38563176

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计作

  2. 1 引言    抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理，但长期以来，用FPGA实现抽取滤波器比较复杂，其原因主要是FPGA中缺乏实现乘法运算的有效结构。现在，FPGA集成了

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：95kb
    • 提供者：weixin_38632046

  1. 单片机与DSP中的基于FPGA的FIR滤波器的实现

  2. 摘 要： 提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司XC4000系列芯片的设计过程。设计的电路通过软件程序进行了验证和硬件仿真，结果表明电路工作正确可靠，能满足设计要求。 关键词： FPGA FIR数字滤波器 窗函数 全加器 随着微电子技术的发展，采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展。由于FPGA具有现场可编程的特点，可以实现专用集成电路，因

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：83kb
    • 提供者：weixin_38560502

  1. 单片机与DSP中的基于FPGA的分布式算法FIR滤波器的设计实现

  2. 基于FPGA的分布式算法FIR滤波器的设计实现 中南大学信息与控制工程学院 王学梅 吴敏 FIR介绍 在许多信息处理过程中，如对信号的过滤、检测、预测等，都要广泛地用到滤波器，数字滤波器是数字信号处理中使用最广泛的一种方法，实现方法主要有IIR滤波器（无限冲激响应数字滤波器）和FIR滤波器（有限冲激响应数字滤波器）两种，其中，IIR滤波器需要执行无限数量卷积，能得到较好的幅度特性，其相位特性是非线性的；而FIR滤波器由有限个采样值组成，具有严格的线性相位特性。由于在数据通讯、语音信号处理、

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：104kb
    • 提供者：weixin_38715567

  1. 单片机与DSP中的基于FPGA的IIR数字滤波器的快捷设计

  2. 0 引言 IIR数字滤波器在很多领域中都有着广阔的应用。与FIR数字滤波器相比，IIR数字滤波器可以用较低的阶数获得较高的选择性，而且所用存储单元少，经济效率高。一个N阶IIR数字滤波器的系统函数为： 其线性常系数差分方程为： 用FPGA实现滤波的基本思想就是基于式(2)来实现的。如果知道了系统的输入序列(滤波器的输入)，那么，只要根据所给的滤波器的指标，然后通过MATLAB仿真出系数矢量b和a，再采用递推算法求解差分方程，就能求出输出序列(滤波器

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：401kb
    • 提供者：weixin_38640674

  1. 单片机与DSP中的基于FPGA的FIR抽取滤波器设计

  2. 摘   要：本文介绍了FIR抽取滤波器的工作原理，重点阐述了用XC2V1000实现FIR抽取滤波器的方法，并给出了仿真波形和设计特点。关键词：FIR抽取滤波器；流水线操作；FPGA 　　用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。 具体实现结构设计　　基于抽取滤波器的工作原理，本文采用XC2V

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：70kb
    • 提供者：weixin_38556668

  1. 单片机与DSP中的基于XC2V1000型FPGA的FIR抽取滤波器的设计

  2. 摘要：介绍XC2V1000型现场可编程门阵列(FPGA)的主要特性和FIR抽取滤波器的工作原理，重点阐述用XC2V1000实现FIR抽取滤波器的方法，并给出仿真波形和设计特点。 1 引言抽取滤波器广泛应用在数字接收领域，是数字下变频器的核心部分。目前，抽取滤波器的实现方法有3种：单片通用数字滤波器集成电路、DSP和可编程逻辑器件。使用单片通用数字滤波器很方便，但字长和阶数的规格较少，不能完全满足实际需要。使用DSP虽然简单，但程序要顺序执行，执行速度必然慢。现场可编程门阵列(FPGA)有着规整的

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：214kb
    • 提供者：weixin_38697659

  1. 单片机与DSP中的基于Verilog HDL的FIR数字滤波器设计与仿真

  2. 摘要：本文主要分析了FIR数字滤波器的基本结构和硬件构成特点，简要介绍了FIR滤波器实现的方式优缺点；结合Altera公司的Stratix系列产品的特点，以一个基于MAC的8阶FIR数字滤波器的设计为例，给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法，并且在QuartusII的集成开发环境下编写HDL代码，进行综合；利用QuartusII内部的仿真器对设计做脉冲响应仿真和验证       关键词：CPLD/FPGA  Verilog HDL  FIR  仿真      

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：193kb
    • 提供者：weixin_38752074

  1. 基于FPGA的OFDM调制器设计与实现

  2. 介绍了OFDM信号的优点，并分析了其实现原理，提出一种OFDM高性能数字调制器的FPGA实现方案；采用自顶向下的设计思想，将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块，重点论述了FIR滤波器、数控振荡器的实现，用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法，分别实现了各模块的具体设计，并给出了其在QuartusII环境下的仿真结果。结果表明，基于FPGA的OFDM调制器，设计简单，便于修改和调试，性能稳定。

  3. 所属分类：其它

  1. 基于FPGA的数字幅频均衡功率放大器的解决方案

  2. 摘要：提出了一种基于FPGA 的数字幅频均衡功率放大器的设计方案。系统在完成基于AD620前级小信号放大电路设计的基础上，分析了阻带网络的幅频特性；结合分析结果与FIR 滤波算法给出了相应的滤波器组成方案。后级功率放大电路采用分立MOS 管实现。 　　在现代通信系统中，码间干扰是制约通信质量的重要因素。为了减小码间干扰，需要对信道进行适当的补偿，以减小误码率，提高通信质量，接收机中能够补偿或减小接收信号码间干扰的补偿器称为均衡器。。本文提出了一种基于FPGA 的数字幅频均衡功率放大器的解决方案

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：371kb
    • 提供者：weixin_38713717
« 12 3 »