硕士论文 JPEG2000 是由ISO/ITU-T 制定的新一代的静止图像压缩标准。与JPEG 不同，JPEG2000 基于离 散小波变换，采用嵌入式编码技术(EBCOT)，生成的码流有较强的截断和优化功能，压缩效果优于 JPEG，因而成为当前静止图像编码领域研究的热点。 本文首先介绍了JPEG2000图像编码标准，阐述了JPEG2000标准的优越性，对JPEG2000标准中 第一部分的核心编码系统进行了分析，并完成了核心编码系统中小波变换、位平面编码及算术编码 的C语言程序。 为了对JPEG

基于FPGA的PCB测试机的硬件控制系统，提高了PCB测试机的测试速度、简化电路的设计。此外由于FPGA的可重构特性，为系统的软件算法以及硬件结构的进一步优化升级打下了良好的基础，具有良好的应用前景。

摘要：为了提高PCB 测试机的测试速度，简化电路板的设计，提高系统的可重构性和测试算法移植的方便性，提出了一种基于FPGA的PCB测试机的硬件控制系统设计方案。 设计中选用Altera公司的现场可编程门阵列(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言，完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题。 　　　关键词：PCB 测试；可重构FPGA ；PC104 总线；Verilog 引言        

摘要：为了提高PCB 测试机的测试速度，简化电路板的设计，提高系统的可重构性和测试算法移植的方便性，提出了一种基于FPGA的PCB测试机的硬件控制系统设计方案。 设计中选用Altera公司的现场可编程门阵列(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言，完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题。 　　　关键词：PCB 测试；可重构FPGA ；PC104 总线；Verilog 引言