注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3mb
    • 提供者：xiaosong89

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3mb
    • 提供者：luofei23

  1. 基于FPGA的RS编码器的设计与实现

  2. 本文讲述的是基于FPGA的RS编码器的设计与实现。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：69kb
    • 提供者：weixin_38632797

  1. 数据转换/信号处理中的高速多模式RS编码的设计方案

  2. 摘要：L频段宽带航空数据链系统（L-DACS1）是未来L波段航空数据通信系统的候选方案之一。这里基于L-DACS1系统协议内容，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多模式RS编码进行信道纠错。 　　仿真对多模式RS编码算法性能进行了分析，并通过FPGA实现验证了算法在L-DACS1系统中应用的有效性，结果表明，多模式RS编码器可以实时地调整模式，高效稳定地进行差错控制，满足L-DACS1高速传输仍保持稳定的要求。 　　0 引言 　　为了解决地-空的数据传输

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：191kb
    • 提供者：weixin_38694336

  1. 模拟技术中的基于高速多模式RS编码器的设计方案

  2. 导读：L频段宽带航空数据链系统（L-DACS1）是未来L波段航空数据通信系统的候选方案之一。这里基于L-DACS1系统协议内容，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多模式RS编码进行信道纠错。 　　关键词：RS编码 　　仿真对多模式RS编码算法性能进行了分析，并通过FPGA实现验证了算法在L-DACS1系统中应用的有效性，结果表明，多模式RS编码器可以实时地调整模式，高效稳定地进行差错控制，满足L-DACS1高速传输仍保持稳定的要求。 　　0 引言 　　

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：196kb
    • 提供者：weixin_38606897

  1. 基于FPGA的RS编码器的设计与实现

  2. RS编码是一种线性的块编码，其表示形式为RS(N，K)。当编码器接收到一个数据信息序列，该数据信息序列被分割成若干长度为K的信息块，并通过运算将每个数据信息块编码成长度为N的编码数据块。在RS码中的码元符号不是二进制而是多进制符号，其中2m进制使用更为广泛。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：791kb
    • 提供者：weixin_38685793

  1. 基于G3-PLC的RS译码器的设计与实现

  2. 针对G3-PLC物理层信道编码的要求，设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线复杂、运算速度慢等问题，设计了一种查表运算。采用该查表运算可以快速实现有限域的乘法运算，并且可以简化BerlekampMassey (BM)迭代过程中的求逆运算，使得用传统的BM迭代就可以高效地实现RS译码。结合FPGA平台，利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。时序仿真结果与综合结果表明，该译码器资源占用率低，能够在100 MHz系统时钟下进行有效译码。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：256kb
    • 提供者：weixin_38601499

  1. 基于高速多模式RS编码器的设计方案

  2. 导读：L频段宽带航空数据链系统（L-DACS1）是未来L波段航空数据通信系统的候选方案之一。这里基于L-DACS1系统协议内容，为了降低信道的噪声和畸变与多普勒频移的影响，采用具有良好差错控制能力的多模式RS编码进行信道纠错。 　　关键词：RS编码 　　仿真对多模式RS编码算法性能进行了分析，并通过FPGA实现验证了算法在L-DACS1系统中应用的有效性，结果表明，多模式RS编码器可以实时地调整模式，高效稳定地进行差错控制，满足L-DACS1高速传输仍保持稳定的要求。 　　0 引言 　　

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：198kb
    • 提供者：weixin_38644233