专家点评:该项目运用了基于NiosⅡ嵌入式处理器的SOPC技术，由NIOS处理器来控制FPGA内部的信号发生部分实现各项功能，设计了函数信号发生器。理论分析完整，测试方案正确，测试数据充分。其特点是充分利用了EDA开发工具与FPGA内部资源，提高了系统的稳定性和抗干扰能力，得到很好的结果。 摘要：本设计运用了基于NiosⅡ嵌入式处理器的SOPC技术，设计完成了函数信号发生器系统。本系统的DDS 信号发生部分由FPGA最小系统加DAC904构成，控制与信息显示部分由单片机最小系统加键盘，液晶显示

第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

运用基于NIOS II嵌入式处理器的SoPC技术，设计了一个任意信号发生器，不仅可以输出正弦波、方波、三角波和锯齿波等常见波形，且各波形的频率和幅度可调，可根据用户需要进行现场编程，具有控制灵活、输出频率稳定、准确、波形质量好和输出频率范围宽等优点。