注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VerilogHDL的FIR数字滤波器设计与仿真

  2. 本文主要分析了FIR 数字滤波器的基本结构和硬件构成特点, 简要介绍了FIR 滤波器实现的方式优缺点; 结Altera 公司的Stratix 系列产品的特点, 以一个基于MAC 的8阶FIR 数字滤波器的设计为例, 给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法, 并且QuartusII 的集成开发环境下编写HDL 代码, 进行综合;QuartusII内部的仿真器对设计做脉冲响应仿真和验证。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-18
    • 文件大小：130kb
    • 提供者：xchust2006

  1. 基于VerilogHDL的FIR数字滤波器设计与仿真.rar

  2. 基于VerilogHDL的FIR数字滤波器设计与仿真

  3. 所属分类：网管软件

    • 发布日期：2013-03-07
    • 文件大小：97kb
    • 提供者：dengdai5216712

  1. 基于VerilogHDL的FIR数字滤波器设计与仿真

  2. 基于VerilogHDL的FIR数字滤波器设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2008-12-17
    • 文件大小：130kb
    • 提供者：sk222

  1. 基于VerilogHDL的FIR数字滤波器设计与仿真

  2. 数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件, 它能满足波器对幅度和相位特性的严格要求, 避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。有限冲激响应(FIR)滤波器能在设计任意幅频特性的同时保证严格的线性相位特性。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：159kb
    • 提供者：weixin_38721252

  1. 基于Verilog HDL的FIR数字滤波器设计与仿真

  2. 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点，简要介绍了FIR滤波器实现的方式优缺点；结合Altera公司的Stratix系列产品的特点，以一个基于MAC的8阶FIR数字滤波器的设计为例，给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法，并且在QuartusII的集成开发环境下编写HDL代码，进行综合；利用QuartusII内部的仿真器对设计做脉冲响应仿真和验证。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：147kb
    • 提供者：weixin_38548421

  1. 单片机与DSP中的基于Verilog HDL的FIR数字滤波器设计与仿真

  2. 摘要：本文主要分析了FIR数字滤波器的基本结构和硬件构成特点，简要介绍了FIR滤波器实现的方式优缺点；结合Altera公司的Stratix系列产品的特点，以一个基于MAC的8阶FIR数字滤波器的设计为例，给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法，并且在QuartusII的集成开发环境下编写HDL代码，进行综合；利用QuartusII内部的仿真器对设计做脉冲响应仿真和验证       关键词：CPLD/FPGA  Verilog HDL  FIR  仿真      

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：193kb
    • 提供者：weixin_38752074

  1.  一种在FPGA上实现的FIR滤波器的资源优化算法

  2. 在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Al

  3. 所属分类：其它