注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于Cyclone系列FPGA的1024点FFT算法的实现

  2. 基于Cyclone系列FPGA的1024点FFT算法的实现,请你下载看看

  3. 所属分类：硬件开发

    • 发布日期：2009-05-22
    • 文件大小：237kb
    • 提供者：zhangkaitong

  1. 基于cycloneⅡ的高速异步串行接口的实现

  2. 基于 cyc I one II 的高速异步串行接口的实现 宋开 鑫，李 斌 ，王 婧 ，靖 文，张嘉春 ，孙新立 (沈阳理工大学，辽宁 沈阳 100168 ) 【摘 要 】文章首先介绍 了系统的总体结构 ，然后详细论述 了系统各个组成部分 的原理和 3-作 过程 ，主要 论证 了如何利用 锁相环进行 5 倍采样从而实现位同步和串并转换，然后用 FIFO 来实现时钟域的转换 ，外加一些必要的设置，最终实现了利用 现 场可编程逻辑 器件 cyclone 1I 对 150M 数据正确 的接收和转发

  3. 所属分类：硬件开发

    • 发布日期：2009-05-25
    • 文件大小：122kb
    • 提供者：jayzf0503

  1. 基于cycloneⅡ的高速异步串行接口的实现.pdf

  2. 基于cycloneⅡ的高速异步串行接口的实现.pdf

  3. 所属分类：专业指导

    • 发布日期：2010-02-08
    • 文件大小：122kb
    • 提供者：h490213220

  1. 基于cyclone EP1C6 的LED大屏设计方案.rar

  2. 基于cyclone EP1C6 的LED大屏设计方案.rar

  3. 所属分类：C

    • 发布日期：2010-03-08
    • 文件大小：101kb
    • 提供者：dyysjysj

  1. 基于Cyclone 系列FPGA 的1024 点FFT 算法的实现

  2. 本文介绍了一种用低成本FPGA（Altera 公司的Cyclone 系列）实现基于按频率抽 取（DIF）radix 2 结构1024 点FFT 算法的方法。本设计采用Verilog 语言编程实现，利用 EDA 工具对设计进行了仿真、综合，并在开发板上实现板级验证，最后分析了整个设计的 性能，证明在Cyclone 系列上可以实现高速FFT 算法。

  3. 所属分类：其它

    • 发布日期：2010-03-28
    • 文件大小：248kb
    • 提供者：wuqinyong

  1. 基于FPGA的verilog实现8位到16位汉明码编码

  2. 基于Cyclone,通过verilog语言实现8位数据转16位的汉明码。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-12
    • 文件大小：639byte
    • 提供者：shij520163

  1. 基于verilog实现BCH码

  2. 基于cyclone系列，通过verilog语言实现BCH编码。BCH码是一种常用的线性分组码，这种编码方式能够检验并纠正1~3葛错误，具有较高的编码效率

  3. 所属分类：硬件开发

    • 发布日期：2010-07-13
    • 文件大小：959byte
    • 提供者：shij520163

  1. 基于FPGA的双口RAM

  2. 基于CYCLONE的双口RAM代码,用Verilog编写,实现利用内部M4K内存块实现双口RAM

  3. 所属分类：硬件开发

    • 发布日期：2012-11-30
    • 文件大小：297kb
    • 提供者：stridegfm

  1. 基于cyclone II的八位数码管动态显示

  2. 本代码是基于基于cyclone II的八位数码管动态显示，输入接口可扩展，例如可直接用于电子时钟的设计。清晰明了的数码管动态扫描显示方式的模块化代码编写，让你轻松驱动数码管。下载后请将里面的文件拷贝出来再打开，因为路径不能有中文。

  3. 所属分类：硬件开发

    • 发布日期：2016-09-02
    • 文件大小：515kb
    • 提供者：xj1208703204

  1. 基于cyclone II驱动LCD1602的电子时钟设计

  2. 本设计是基于cyclone II驱动LCD1602的电子时钟设计，本设计经验证可用，修改初始化时间后即可正常的运行时钟。该代码是最基础的实现方式，非常适合初学FPGA的同学们学习，这也是我在学习途中自己编写的一些应用代码，如果有不懂的地方或者觉得不恰当的地方，欢迎大家联系我，互相探讨，分数稍微有点高，但是你绝对值得拥有。该显示方式为“21:19:21”的方式，在时间运行到“24:00:00”时的地方稍微有点缺陷，不能自动跳0，不过这也算是给大家修改的空间，可以自我提高。

  3. 所属分类：硬件开发

    • 发布日期：2016-09-02
    • 文件大小：876kb
    • 提供者：xj1208703204

  1. 基于FPGA的DDS信号发生器

  2. 基于Cyclone的DDS函数信号发生器,，采用倍频至150M，可生成最高40M的正弦波

  3. 所属分类：硬件开发

  1. 基于Cyclone V系列FPGA开发板的“FFT变换”频谱分析仪.rar.rar

  2. 基于Cyclone V系列FPGA开发板的“FFT变换”频谱分析仪.rar.rar

  3. 所属分类：IBM

    • 发布日期：2020-06-08
    • 文件大小：53mb
    • 提供者：beau_lily

  1. 基于Cyclone EP1C6和SPCE061A的LED大屏幕系统设计

  2. 本文提出了一种基于单片FPGA和SPCE061A的LED大屏幕解决方案,其基于FPGA的双口RAM和扫描控制设计成功地解决了传统LED大屏幕设计中控制系统复杂、可靠性差的问题。文中给出了系统的软、硬件实现。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：155kb
    • 提供者：weixin_38612139

  1. 基于FPGA的小型化实时CMOS成像处理系统

  2. 针对成像处理系统的实时性和小型化的问题，设计了一种基于Cyclone IV系列FPGA的CMOS数据采集处理系统，实现了图像的实时采集、处理和双通道输出；通过体系结构上的优化实现了系统的小型化设计。介绍了系统总体框架、硬件体系结构、FPGA功能模块以及图像预处理算法等。最后对系统进行了功能性实验，在满足双通道实时显示的情况下，可以实现图像增强等实时处理，表明该系统具有一定的实用价值。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：546kb
    • 提供者：weixin_38737565

  1. 基于cyclone II开发板的密码锁设计

  2. 基于cyclone II开发板的密码锁设计，使用VHDL语言编写的，里面包含所有的工程文件，原理图、源码、管脚约束文件等。在cyclone II的管脚都已经配置好了，直接下载即可使用，占用资源少，其他板卡的外设资源一般都可以满足。。

  3. 所属分类：嵌入式

    • 发布日期：2020-10-10
    • 文件大小：828kb
    • 提供者：weixin_42077793

  1. 基于Cyclone EP1C6和SPCE061A的LED大屏幕系统设计

  2. 本文提出了一种基于SPCE061A和Cyclone EP1C6的LED大屏幕解决方案。该设计方案无须外挂FLASH ROM和RAM，无须任何外部功能电路，所有功能均由一片EP1C6和一片SPCE061A实现，数据处理速度快、可靠性高。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：153kb
    • 提供者：weixin_38628362

  1. 基于cyclone EP1C6 的LED大屏设计

  2. 介绍了一种基于FPGA的LED大屏设计方案，采用自顶向下的设计思想，设计了基于FPGA的双口RAM和扫描控制电路，解决了传统LED大屏设计中，控制系统复杂﹑可靠性差的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：170kb
    • 提供者：weixin_38635975

  1. 嵌入式系统/ARM技术中的基于Cyclone EP1C6和SPCE061A的LED大屏幕系统设计

  2. 基于Cyclone EP1C6和SPCE061A的LED大屏幕系统设计 武汉科技大学信息科学与工程学院 郝国法 杨姣 黄睿 目前采用的LED大屏幕显示系统的控制电路大多由单个或多个单片机及复杂的外围电路组成，单片机编程比较复杂，整个电路的调试比较麻烦，可靠性和实时性难以得到保证。针对这种情况，本文提出了一种基于SPCE061A和Cyclone EP1C6的L

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：97kb
    • 提供者：weixin_38660327

  1. 基于Cyclone IV可重配置（pll_reconfig）模块配置

  2. 此资源主要为Cyclone IV的pll_reconfig使用范例，利用pll_reconfig实现时钟的动态配置，其详细的配置步骤可参考我的这篇博客https://blog.csdn.net/qq_44810239/article/details/109522470，此外里面还包含有Cyclone IV的器件手册中文版以及官方的pll_reconfig使用指南

  3. 所属分类：嵌入式

    • 发布日期：2020-12-16
    • 文件大小：18mb
    • 提供者：qq_44810239

  1. 显示/光电技术中的基于cyclone EP1C6 的LED大屏设计方案

  2. 摘  要：介绍了一种基于FPGA的LED大屏设计方案，采用自顶向下的设计思想，设计了基于FPGA的双口RAM和扫描控制电路，解决了传统LED大屏设计中，控制系统复杂﹑可靠性差的问题。 关键词：单片机，FPGA， LED大屏幕,双口RAM 目前采用的LED大屏幕显示系统的控制电路，大多由单个或多个CPU及复杂的外围电路组成，这种电路设计，单片机编程比较复杂，整个电路的调试比较麻烦，可靠性和实时性很难得到保证。针对这种情况，介绍一种基于cyclone EP1C6的LED大屏幕设计方案,该设计方案

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：184kb
    • 提供者：weixin_38621312
« 12 3 4 5 6 7 8 9 10 ... 16 »