注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的SOPC嵌入式系统设计与典型实例光盘实例2 DMA_UART-SDRAM

  2. 内容简介《基于FPGA的SOPC嵌入式系统设计与典型实例》全书通过核心技术与典型实例的形式，全面系统、深入浅出地介绍了基于FPGA的嵌入式SOPC系统设计技术与应用实例。全书共分14章，第1～3章简要介绍了FPGA硬件结构知识、VerilogHDL编程基础、FPGA常用开发工具，引导读者入门；第4～7章重点对嵌入式SOPC系统设计技术进行了细致阐述，内容包括：SOPC硬件系统开发、SOPC软件系统开发、Avalon总线规范、NiosII外围设备及其编程；第8～14章通过7个典型实例，对基于FP

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：10mb
    • 提供者：ayi711

  1. Verilog-HDL实践与应用系统设计

  2. Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：14mb
    • 提供者：zhlyz2003

  1. 卷积码编译码器的VHDL 设计

  2. 由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进 行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。 文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理 和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的V

  3. 所属分类：IT管理

    • 发布日期：2011-06-09
    • 文件大小：221kb
    • 提供者：xiaohangjiayou

  1. verilog通信系统设计书上源码

  2. 代码为verilogHDL实现，是书《基于verilogHDL通信系统设计》配套源码，希望对大家有帮助

  3. 所属分类：嵌入式

    • 发布日期：2013-01-24
    • 文件大小：56kb
    • 提供者：jaskiller

  1. 基于VerilogHDL的通信系统设计

  2. Verilog数字系统编码解码调制等等，涉及到以太网的物理层的关键技术，很好的一本书

  3. 所属分类：硬件开发

    • 发布日期：2013-10-01
    • 文件大小：27mb
    • 提供者：yangguanghaozi

  1. VerilogHDL数字系统设计

  2. 对数字信号进行算术运算和逻辑运算的电路称为数字电路(Digital Circuit)，或数字系统(Digital System)。由于具有逻辑运算和逻辑处理功能，所以数字电路有时也称为数字逻辑电路(Digital Logic Circuit)。数字系统设计(Digital Design)1 过去40年，数字系统经历了巨大改进和提高，单个芯片中包含的晶体管的数目呈现指数规律增长。一块普通芯片内可能包含成百上千，甚至上百万个晶体管。而且芯片体积变得越来越小，速度变得越来越快，成本不断降低，功能越来

  3. 所属分类：硬件开发

  1. 通信系统中串行数据交织器的设计

  2. 基于硬件描述语言（verilogHDL）和FPGA的串行数据交织器设计，包含实验代码、仿真及报告

  3. 所属分类：专业指导

    • 发布日期：2017-11-10
    • 文件大小：9mb
    • 提供者：editor_song

  1. 基于FPGA的卷积码编译码器

  2. 由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VHDL和FPGA(Field Programmable Gate Array——现场可编程门阵列)进行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：282kb
    • 提供者：weixin_38735101

  1. DSP中的基于Verilog HDL滤波器的设计

  2. 现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无关的信息，称为滤波；有时也把某些种类的数字信号处理运算成为变换，如离散的傅里叶变换，小波变换等。VerilogHDL是目前应用最广泛的一种硬件描述语言，用于数字电子系统的设计。可用它进行各种级别的逻辑设计，并进行数字逻辑系统的仿真验证，时序分析，逻辑综合。小波滤波器的设计属于复杂算法的电路设计，因此利

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：365kb
    • 提供者：weixin_38607195

  1. 基于FPGA的红外遥控信号接收模块的设计

  2. 用HDL和可编程逻辑器件(FPGA／CPLD)设计数字系统有传统方法无可比拟的优越性，它已经成为大规模集成电路设计最有效的一种手段。本文采用VerilogHDL设计了红外遥控信号接收模块电路。为简单起见，本设计中只对遥控传输的数据部分进行解码，不失一般性。本文提出的基于FPGA的红外遥控信号接收模块的设计方案经过电路仿真、FPGA实现及应用测试验证该模块完全符合红外遥控通信协议的要求。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：156kb
    • 提供者：weixin_38696836

  1. 基于USB通信的FPGA高速数据采集系统

  2. 摘要：为了解决高速数据采集以及数据传输问题，设计了基于USB通信的FPGA高速数据采集系统。方案以FPGA为控制核心，实现A／D控制、数据缓存双口RAM和控制CY7C68013A三个功能。系统采用VerilogHDL语言，通过ISE软件编

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：214kb
    • 提供者：weixin_38712874

  1. 基于FPGA的PCM30／32路系统信号同步数字复接设计

  2. 摘要：在现代数字通信系统中，为了扩大信道的传输容量提高信号传输效率，常采用数字复接的技术。在分析了PCM30／32路系统基群信号帧结构的基础上，以EDA综合仿真设计软件QuartusⅡ8．0为开发平台，利用VerilogHDL硬

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：276kb
    • 提供者：weixin_38507121

  1. 基于Verilog HDL滤波器的设计

  2. 现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：370kb
    • 提供者：weixin_38621150

  1. 基于verilog hdl通信系统设计

  2. verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合

  3. 所属分类：专业指导

    • 发布日期：2020-10-21
    • 文件大小：1mb
    • 提供者：sunnybuer

  1. 基于FPGA与RS422的MⅢ总线转换板设计

  2. O引言机载数据总线在飞机上的地位非常重要。机载总线转换板则是为计算机与机载设备之间的连接提供的硬件基础。机载设备通过总线转换板与计算机进行通信以收发数据。因此，用于测试系统的转换板的研制与开发就成为航电发展的一个重要部分。本文介绍的MIII总线转换板的主要功能是将机载火控设备的MIII总线数据转换成串口数据，以方便实现与PC机的通信，这样，PC机就可读取机载设备数据或发送指令以操作总线设备。该转换卡采用Top-Down自顶向下的设计方法，并综合嵌入式可配置微处理器技术，来对系统进行模块化设计。顶

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：500kb
    • 提供者：weixin_38524851

  1. 单片机与DSP中的16位微控制器的设计与实现

  2. 随着信息技术的发展，网络通信、信息安全和信息家电产品的普及，嵌入式MCU正是所有这些信息产品中必不可少的部件。目前国内一些科研院校和半导体公司都在致力于研发自主设计的嵌入式微控制器，这对我国的半导体产业、电子产品产业的发展具有重要意义。 　　这里描述了一款自主研发的16位嵌入式微控制器(A8096)的设计与实现，基于RTL级设计方法使用VerilogHDL进行设计描述，在设计中，采用硬布线控制方式，减少了面积和功耗，同时MCU兼容了MSC-96指令集，目标是可以应用于实际嵌入式系统项目中。

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：447kb
    • 提供者：weixin_38569722

  1. EDA/PLD中的基于Verilog HDL的UART模块设计与仿真

  2. 摘要：通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Ver4log HDL的UART设计方法。采用自顶向下的设计路线，结合状态机的描述形式，使用硬件描述语言设计UART的顶层模块及各个子模块，从而使整个设计更加紧凑、可靠。同时采用参数化的设计方法，增强系统的可移植性。仿真结果表明，该系统可支持标准异步串行传输RS-232协议，可集成到FPGA芯片中使用。 　　随着微机应用和计算机网络的发展，计算机与外界之间的信息交换变得越来越重要，为了保证串行通信的正

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：236kb
    • 提供者：weixin_38721119

  1. EDA/PLD中的基于CPLD的位同步时钟提取电路设计

  2. 引言 异步串行通信是现代电子系统中最常用的数据信息传输方式之一，一般情况下，为了能够正确地对异步串行数据进行发送和接收，就必须使其接收与发送的码元同步，位同步时钟信号不仅可用来对输入码元进行检测以保证收发同步，而且在对接收的数字码元进行各种处理等过程中，也可以为系统提供一个基准的同步时钟。 本文介绍的位同步时钟的提取方案，原理简单且同步速度较快。整个系统采用VerilogHDL语言编写，并可以在CPLD上实现。 位同步时钟的提取原理 本系统由一个跳变沿捕捉模块、一个状态寄存器和一个可控

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：103kb
    • 提供者：weixin_38635682

  1. EDA/PLD中的一种基于插值算法符号同步的硬件设计

  2. 摘要：提出了一种数字接收机中符号同步的硬件设计方案。该方案属于异步采样恢复法，其插值滤波器的设计采用了理想插值算法加窗处理，较传统的拉格朗日插值有更好的频域特性。该设计方案已用VerilogHDL实现，并通过了综合及时序验证。 关键词：符号同步 定时错误检测 插值 窗函数在数字通信系统中，为了限制被传输的数字信号的频谱，需要对其进行滚降升余弦滤波，形成基带波形，并对载波进行调制，以实现频带传输。在接收端，需要对经过相干解调、匹配滤波形进行重新采样得到相应的数字信号。根据奈奎斯特抽样值无失真

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：82kb
    • 提供者：weixin_38691482

  1. 基于Verilog HDL的UART模块设计与仿真

  2. 摘要：通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Ver4log HDL的UART设计方法。采用自顶向下的设计路线，结合状态机的描述形式，使用硬件描述语言设计UART的顶层模块及各个子模块，从而使整个设计更加紧凑、可靠。同时采用参数化的设计方法，增强系统的可移植性。仿真结果表明，该系统可支持标准异步串行传输RS-232协议，可集成到FPGA芯片中使用。 　　随着微机应用和计算机网络的发展，计算机与外界之间的信息交换变得越来越重要，为了保证串行通信的正

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：294kb
    • 提供者：weixin_38587509
« 12 »