注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL语言来实现对ADC0809控制程序与仿真.txt

  2. 文件名：ADC0809.vhd --功能：基于VHDL语言来实现对ADC0809控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。

  3. 所属分类：嵌入式

    • 发布日期：2009-08-30
    • 文件大小：2kb
    • 提供者：guanlinhui

  1. 基于VHDL语言来实现对ADC0809控制程序与仿真.txt

  2. 基于VHDL语言来实现对ADC0809控制程序与仿真.txt

  3. 所属分类：嵌入式

    • 发布日期：2009-08-30
    • 文件大小：34kb
    • 提供者：guanlinhui

  1. 基于VHDL语言的EDA 数字钟报告（完整）

  2. 基于VHDL语言，用Top_Down的思想进行设计的 具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。

  3. 所属分类：专业指导

    • 发布日期：2009-09-21
    • 文件大小：237kb
    • 提供者：tianyu3584

  1. 基于vhdl洗衣机设计

  2. 基于vhdl洗衣机设计，设计水位，模式转换，和计时功能

  3. 所属分类：专业指导

    • 发布日期：2009-10-02
    • 文件大小：14kb
    • 提供者：LXXXTL

  1. 基于VHDL的乒乓游戏机的设计

  2. 摘 要 VHDL是甚高速集成电路硬件描述语言。目前，VHDL已成为许多设计自动化工具普遍采用的标准化硬件描述语言。VHDL语言功能性强，覆盖面广，灵活性高，具有很好的实用性。本文设计一个基于VHDL的乒乓游戏机，乒乓游戏机由状态机、记分器、译码显示器与按键去抖等部分所组成。通过对各部分编写VHDL程序，然后进行编译、仿真、逻辑综合、逻辑适配，最后进行编程下载，并且通过GW48型EDA实验箱的验证，实现乒乓游戏机的基本功能。 关键词：VHDL；GW48；乒乓游戏机 Abstract VHDL i

  3. 所属分类：嵌入式

    • 发布日期：2009-10-16
    • 文件大小：514kb
    • 提供者：abner86622

  1. 基于VHDL语言的数字频率计的设计与仿真

  2. 提供给喜欢用VHDL语言的朋友，基于VHDL语言的数字频率计的设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2009-11-19
    • 文件大小：212kb
    • 提供者：pita5389

  1. 基于VHDL的数字电压表设计及实现

  2. 基于VHDL的数字电压表设计及实现 基于VHDL的数字电压表设计及实现 基于VHDL的数字电压表设计及实现

  3. 所属分类：专业指导

    • 发布日期：2010-03-21
    • 文件大小：201kb
    • 提供者：ltq05

  1. 基于VHDL频谱分析

  2. 基于VHDL频谱分析，运用到fft算法，嵌入51单片机

  3. 所属分类：硬件开发

    • 发布日期：2010-04-03
    • 文件大小：8mb
    • 提供者：wu325862401

  1. 基于VHDL的带符号减法器

  2. 基于VHDL的带符号减法器基于VHDL的带符号减法器基于VHDL的带符号减法器

  3. 所属分类：其它

    • 发布日期：2010-05-04
    • 文件大小：335byte
    • 提供者：zhubalazhubal

  1. 各种论文收集及杂料\基于VHDL的数字时钟设计

  2. 各种论文收集及杂料\基于VHDL的数字时钟设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-29
    • 文件大小：83kb
    • 提供者：zhangmangui

  1. 24进制计数器(基于VHDL语言)

  2. 24进制计数器(基于VHDL语言)用VHDL语言书写

  3. 所属分类：C/C++

    • 发布日期：2010-06-04
    • 文件大小：141kb
    • 提供者：swp0314

  1. 半加器基于VHDL语言

  2. 半加器基于VHDL语言 半加器基于VHDL语言

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：130kb
    • 提供者：swp0314

  1. 任意波形发生器基于VHDL语言

  2. 能产生任意波形基于VHDL语 能产生任意波形基于VHDL语言

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：591kb
    • 提供者：swp0314

  1. 八位比较器基于VHDL语言编写

  2. 八位比较器基于VHDL语言 八位比较器基于VHDL语言

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：123kb
    • 提供者：swp0314

  1. 八位加法器基于VHDL

  2. 八位加法器基于VHDL语言书写 八位加法器基于VHDL语言书写

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：133kb
    • 提供者：swp0314

  1. 八选一数据选择器基于VHDL语言编写

  2. 八选一数据选择器基于VHDL语言编写 八选一数据选择器基于VHDL语言编写

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：102kb
    • 提供者：swp0314

  1. 代码转化电路基于VHDL语言编写

  2. 代码转化电路基于VHDL语言编写 代码转化电路基于VHDL语言编写

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：269kb
    • 提供者：swp0314

  1. 3线8线译码器基于VHDL语言编写

  2. 3线8线译码器基于VHDL语言编写 3线8线译码器基于VHDL语言编写

  3. 所属分类：其它

    • 发布日期：2010-06-04
    • 文件大小：114kb
    • 提供者：swp0314

  1. 分频增频器基于VHDL语言编写

  2. 分频增频器基于VHDL语言编写 分频增频器基于VHDL语言编写

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：584kb
    • 提供者：swp0314

  1. 全加器电路基于VHDL语言编写

  2. 全加器电路基于VHDL语言编写 全加器电路基于VHDL语言编写

  3. 所属分类：专业指导

    • 发布日期：2010-06-04
    • 文件大小：132kb
    • 提供者：swp0314
« 12 3 4 5 6 7 8 9 10 ... 50 »