注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DS1307的多功能时钟系统

  2. DS1307的多功能时钟系统有芯片资料 DS1307的多功能时钟系统

  3. 所属分类：嵌入式

    • 发布日期：2009-06-18
    • 文件大小：269312
    • 提供者：xsk0318

  1. 嵌入式课程设计---时钟系统.rar

  2. 嵌入式课程设计报告 基于多任务的时钟系统 一个时钟，arm设计的。还可以，值得一看

  3. 所属分类：硬件开发

    • 发布日期：2009-07-14
    • 文件大小：894976
    • 提供者：hanlei569

  1. 设计异步多时钟系统的综合以及描述技巧

  2. 设计异步多时钟系统的综合以及描述技巧 pdf文档

  3. 所属分类：专业指导

    • 发布日期：2009-09-14
    • 文件大小：159744
    • 提供者：fengruof

  1. 基于多时钟域的异步FIFO设计

  2. 摘要：在大规模集成电路设计中，一个系统包含了很多不相关的时钟信号，当其目标域时钟与源域时钟不同时，如何 在这些不同域之间传递数据成为了一个重要问题。为了解决这个问题，我们可以用一种异步FIFO（先进先出）存储器 来实现。本文介绍了一种利用格雷码指针实现在多时钟域传递数据的FIFO 设计

  3. 所属分类：专业指导

    • 发布日期：2009-12-01
    • 文件大小：176128
    • 提供者：zwcs0801

  1. 数字时钟，采用555构成的多协振荡器74LS90芯片组合做成的数子时钟系统

  2. 挺好的，本系统是采用555构成的多协振荡器74LS90芯片组合做成的数子时钟系统。其中用555构成的多协振荡器产生震荡频率，再用74LS 90芯片组合成分频电路对震荡频率进行分频，然后对选用74LS92和74LS90分别作为时计数器和分、秒计数器，

  3. 所属分类：嵌入式

    • 发布日期：2010-06-25
    • 文件大小：287744
    • 提供者：lb5love

  1. 多时钟系统设计 MAX II

  2. MAX II 的多时钟系统设计的教学PPT

  3. 所属分类：硬件开发

    • 发布日期：2011-05-09
    • 文件大小：247808
    • 提供者：Anoldog

  1. 基于C51单片机多功能时钟系统

  2. 该系统是一个简单的多功能时钟系统，依次按菜单设置键依次对秒、分、时、星期、日、月、年、闹铃秒、闹铃分、闹铃时进行设置，按加、减键可以设置用户想设置的数据;每次按都伴随着鸣响提示音；当到了闹铃时间时蜂鸣器一直鸣响，直到按下闹铃取消键才停止闹铃，恢复正常状态。（注：仿真时一下子好像会混乱，这是正常的，实物就不会啦。）

  3. 所属分类：其它

    • 发布日期：2011-05-16
    • 文件大小：93184
    • 提供者：ironshieh

  1. 基于DOS的多任务系统的实现

  2. 基于DOS的多任务系统的实现 #include #include #include #include /*定义TCB状态*/ #define FINISHED 0 #define RUNNING 1 #define READY 2 #define BLOCKED 3 #define NTCB 5 /*定义最大空闲TCB个数*/ #define TC 2 /*定义时间片长度*/ #define NBUF 6 /*定义缓冲区大小*/ #define GET_INDOS 0x34 #define

  3. 所属分类：C/C++

    • 发布日期：2011-11-20
    • 文件大小：7168
    • 提供者：span0221

  1. 51单片机多任务系统

  2. 这个多任务系统是我在单片机课程设计--基于单片机电子时钟设计的时候写的，设计时使用STC89C52，这是能运行这个系统的最小型号了，因为占用挺多空间的。当然因为设计时间很短时间仓促，最终没来得及修整一下，把关键代码整理出来放一个C文件，还有一些地方也没有来得及优化，要使用这个系统的朋友需要自己修正一下了，不过配了最终的设计报告，虽然有应付成分不过理念有讲解系统运行机制可以参考参考。

  3. 所属分类：C

    • 发布日期：2012-01-14
    • 文件大小：1048576
    • 提供者：cx6331989

  1. 高速异步FIFO 的实现

  2. ic设计基础知识，典型模块设计 采用一种新颖的异步FIFO 设计方案,解决FPGA 多时钟系统中不同时钟域传输数据的问题。该 FIFO 实现方案比传统方式简单,工作速度频率高,如设计采用了Verilog HDL 硬件语言描述还具有良好的移植性

  3. 所属分类：专业指导

    • 发布日期：2012-04-20
    • 文件大小：103424
    • 提供者：zxp_mingren

  1. 子母钟时钟系统选型指南

  2. 时钟系统种类繁多,许多用户对时钟系统了解不多,本文对常用的时钟系统做了简单的介绍及比较,可供用户、设计院、系统集成商、弱电工程商等选型参考

  3. 所属分类：系统集成

    • 发布日期：2012-05-11
    • 文件大小：663552
    • 提供者：xingheclock

  1. 多时钟异步系统设计和描述技巧

  2. 本书是介绍多时钟异步系统设计描述非常有效的书籍

  3. 所属分类：硬件开发

    • 发布日期：2012-05-14
    • 文件大小：198656
    • 提供者：whb09

  1. vhdl多时钟系统设计

  2. vhdl多时钟系统设计的步骤和思路，并结合实例

  3. 所属分类：其它

    • 发布日期：2012-09-24
    • 文件大小：319488
    • 提供者：zhy2214

  1. PLD设计技巧——多时钟系统设计

  2. 官方资料： PLD设计技巧——多时钟系统设计.

  3. 所属分类：C/C++

    • 发布日期：2009-01-06
    • 文件大小：247808
    • 提供者：toyouhi

  1. 多时钟系统下跨时钟域同步电路的设计

  2. 针对当前 SOC 内部时钟越来越复杂 接口越来越多以及亚稳态 漏信号等常见的各种问题 分析了以往的优化方法的优缺点 然后从电路的角度出发 提出了一种新的 SOC 跨时钟域同步电路设计的方法 这种方法电路简单可靠性高 通过仿真实验和实测实验验证 能够在多时钟系统中适应最小输入脉宽 不漏信号 避免误触发和多触发 且很好地解决了亚稳态等问题

  3. 所属分类：硬件开发

    • 发布日期：2018-09-12
    • 文件大小：490496
    • 提供者：hzn_0723

  1. 网络控制系统的多时钟同步

  2. 网络控制系统的多时钟同步，孙志刚，肖力，本文对网络控制系统的多时钟同步问题进行了讨论，给出了由于起始点不同造成的时钟误差和由于时钟漂移造成的时钟误差的时钟同步方

  3. 所属分类：其它

    • 发布日期：2020-03-01
    • 文件大小：240640
    • 提供者：weixin_38723699

  1. STM32 时钟系统

  2. 时钟系统是 CPU 的脉搏，就像人的心跳一样。所以时钟系统的重要性就不言而喻了。STM32 的时钟系统比较复杂，不像简单的 51 单片机一个系统时钟就可以解决一切。于是有人要问，采用一个系统时钟不是很简单吗？为什么 STM32 要有多个时钟源呢？ 因为首先STM32 本身非常复杂，外设非常的多，但是并不是所有外设都需要系统时钟这么高的频率，比如看门狗以及 RTC 只需要几十 k 的时钟即可。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：220160
    • 提供者：weixin_38721398

  1. 多时钟系统下跨时钟域同步电路的设计

  2. 针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题，分析了以往的优化方法的优缺点，然后从电路的角度出发，提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单，可靠性高，通过仿真实验和实测实验验证，能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发，且很好地解决了亚稳态等问题。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：474112
    • 提供者：weixin_38577922

  1. EDA/PLD中的基于LabVIEW的多核系统编程技术

  2. 因为NI LabVIEW是数据流编程语言，开发者们可以编写并行的应用程序，这些应用程序可以直接映射到并行的硬件(如多核心处理器和FPGA等)上以获得最优异的性能。这篇白皮书讨论了什么是数据流编程以及为什么说NI LabVIEW是多核系统编程的首选。 　　近几年来，处理器的速度遭遇到了瓶颈。摩尔定律表明，每隔18~24个月芯片中晶体管的数量就会增加一倍。这在过去的40年里始终是适用的，但是芯片性能却不再保持线性增加了。过去，芯片生产厂商通过增加处理器的时钟速度来提高芯片的性能，如从100~200

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：139264
    • 提供者：weixin_38731385

  1. 利用高集成度时钟系统芯片代替传统分离时钟设计

  2. 本文在讨论传统时钟设计面临的难点的基础上，引入了一种数模混合的高集成度的时钟系统芯片-Lattice ispClock Manager 5500系列。通过该芯片可以完成时钟的小数分频、倍频、移相、输入与输出多I/O标准的匹配与驱动、输出偏斜的灵活调整、时钟摆幅和上升斜率的调整、JTAG在线系统编程等功能。 　　时钟是所有电子系统的心脏，其性能和稳定性直接决定着整个系统的性能。在数字系统中，一般推荐同步设计方案，时钟的沿驱动系统中的寄存器和其它相关器件。传统的数字时钟系统由晶振(OSC)、频率

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：81920
    • 提供者：weixin_38528888
« 12 3 4 5 6 7 8 9 10 ... 50 »