注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Altera FPGA\CPLD设计（基础篇）-part1

  2. 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6

  3. 所属分类：硬件开发

    • 发布日期：2009-10-14
    • 文件大小：13mb
    • 提供者：love_liu

  1. FPGA中IP核的生成

  2. FPGA中IP核的生成 如何在SOPC中生成 自己定制的 IP核.

  3. 所属分类：其它

    • 发布日期：2011-11-20
    • 文件大小：1mb
    • 提供者：lianernihao

  1. Avalon总线IP核的定制

  2. 关于FPGA Avalon总线IP核的定制。

  3. 所属分类：其它

    • 发布日期：2014-08-07
    • 文件大小：900kb
    • 提供者：senco_zheng

  1. 如何用Qsys定制IP核（详细版）

  2. 该文档详细的讲述了如何在Qsys上定制自己的IP核，和对如何写一个好的IP核代码进行了介绍。

  3. 所属分类：硬件开发

    • 发布日期：2014-11-27
    • 文件大小：383kb
    • 提供者：bryant1110

  1. Xilinx系列FPGA芯片IP核详解【刘东华】

  2. FPGA作为专用集成电路(ASIC)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，其应用非常广泛。本书详尽介绍了Xilinx公司FPGA芯片支持的各类IP核，内容涵盖： Xilinx IP核的生成和使用 基本IP核 存储器IP核 数学运算IP核 数字信号处理IP核 纠错码IP核 网络应用IP核 FPGA属性和设计IP核 标准总线IP核 调试验证IP核

  3. 所属分类：嵌入式

    • 发布日期：2018-06-07
    • 文件大小：121mb
    • 提供者：illegalname

  1. LabVIEW FPGA代码模块设计(IP核).zip

  2. LabVIEW FPGA代码模块设计(IP核)zip,本文介绍了对利用LabVIEW FPGA实现RIO目标平台上定制硬件的工程师与开发人员，可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块等众多优势。

  3. 所属分类：其它

    • 发布日期：2019-10-11
    • 文件大小：243kb
    • 提供者：weixin_38744270

  1. ZYNQ_Liunx调用HLS生成IP核_源代码.rar

  2. 在使用PetaLiunx定制的上位机中，通过UIO方式快速调用Vivado HLS生成的IP核。驱动为HLS工具自动生成，大大简化开发难度。实验过程见下文： https://blog.csdn.net/Win321thinks/article/details/106796721

  3. 所属分类：Linux

    • 发布日期：2020-06-16
    • 文件大小：5kb
    • 提供者：Win321thinks

  1. 基于Xilinx FPGA的SATA3.0 IP核.pdf

  2. 产品概述： SATA3.0主控制器是我公司自主研发的FPGAIP核，为用户屏蔽复杂的SATA协议，使用户通过简便易用的逻辑接口即可实现对SATA接口硬盘的快速读写控制。 技术特性： 纯FPGA逻辑实现，支持SATA3.0白皮书涵盖的所有功能，客户可以定制裁剪一些功能，如“省电模式”以及一些用不到的“指令集”，以减少资源消耗；支持SATA3.0接口的硬盘，包括磁盘/固态盘，3.5寸/2.5寸/mSATA等形式，读写速度接近固态硬盘的读写极限速度；一次读写交互，支持1到16扇区访问，可以连续读写；I

  3. 所属分类：互联网

    • 发布日期：2020-06-30
    • 文件大小：324kb
    • 提供者：weixin_44830487

  1. 基于NiosII软核处理器和USB2.0的医学图像压缩和传输.pdf

  2. 目的: 为了进一步探讨医学图像的压缩与高速传输的问题, 本文在NIOSⅡ软核处理器下进行医学图像压缩与传输 的软硬件协同设计的研究。方法: 采用Altera公司开发的基于SOPC技术的NIOSⅡ嵌入式处理器, 完成一个医学图像压 缩以及高速传输系统。整个系统硬件部分主要包括大容量FPGA芯片、Cypress公司的EZ-USBFX2Cy7C68013芯片以 及外围存储器。采用适合FPGA实现的行列分解的方法, 将复杂度高、消耗时间多的2D-DCT部分实做成IP核形式即硬 件实现, 并根据硬件电路实

  3. 所属分类：医疗

    • 发布日期：2020-06-29
    • 文件大小：455kb
    • 提供者：phytle0

  1. 基于Q-Coder算术编码器的IP核设计

  2. 本文提出的一种实现算术编码的集成电路IP核,经过仿真和FPGA验证,能够符合JPEG2000标准,仿真结果表明,在相同的条件下,该IP核编码所需时间仅约为软件编码所需时间的40%,从而大大提高了算术编码的效率,使得将来其应用于实时处理系统成为可能;并且将来可以定制所需的ASIC电路,用于新一代数字照相机等具有广泛市场前景的 项目。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：84kb
    • 提供者：weixin_38625448

  1. SOPC中NiosII的LCD显示驱动IP设计

  2. 本文采用有限状态机设计了CBGl28064液晶模块驱动硬件逻辑，并将显示驱动IP核进行封装构成了一个模块化的独立元件，使其能够在其他的工程中复用；在此基础上，基于NiosII嵌入式处理器构建了一个用户定制的片上系统。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：231kb
    • 提供者：weixin_38651507

  1. 一种以LabVIEW FPGA模块来设计IP核

  2. 对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员，他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发，将使现有IP在未来应用中得到更好的复用，也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用。 　　LabVIEW是一种程序开发环境，由美国国家仪器（NI）公司研制开发的，类似于C和BASIC开发环境，但是LabVIEW与其他计算机语言的显着区别是：其他计算机语言都是采用基于文本的语言产生

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：311kb
    • 提供者：weixin_38671819

  1. 传感技术中的基于SOPC 的触控屏控制器IP核设计

  2. 可编程片上系统（SOPC）是一种特殊的嵌入式系统，它设计方式灵活，具备软硬件在系统可编程功能。SOPC 在设计上以集成电路IP 核为基础，而自行开发的SOPC IP 核，根据实际硬件资源和功能任务需求来定制显示控制功能，可以增强系统可靠性和设计灵活性，降低了成本。目前针对LCD 显示屏设计的控制器IP 核文章较多[1-2],但对于TFT-LCD 触控屏设计的控制器IP 核文章较少[3],而且这类文章中很少见对控制器各个模块进行仿真验证内容。 　　文中提出一种针对TFT-LCD 触控屏控制器IP

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：194kb
    • 提供者：weixin_38660802

  1. 使用LabVIEW FPGA模块设计IP核

  2. 对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员，他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发，将使现有IP在未来应用中得到更好的复用，也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：148kb
    • 提供者：weixin_38669091

  1. EDA/PLD中的基于EDA软件和FPGA的IP核保护技术

  2. 1 引言 　　随着电路规模不断扩大，以及竞争带来的上市时间的压力，越来越多的电路设计者开始利用设计良好的、经反复验证的电路功能模块来加快设计进程。这些电路功能模块被称为IP(Intellectual Property)核。IP核由相应领域的专业人员设计，并经反复验证。IP核的拥有者可通过出售IP获取利润。利用IP核，设计者只需做很少设计就可实现所需系统。基于IP核的模块化设计可缩短设计周期，提高设计质量。现场可编程门阵列FPGA具有可编程特性，用户根据特定的应用定制电路结构，因此其处理速度大大

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：119kb
    • 提供者：weixin_38538585

  1. EDA/PLD中的EDK工具自定义IP核

  2. EDK工具自带了丰富的IP核，方便用户构建复杂的嵌入式系统。用户也可以通过EDK提供的CIP(Create or Import Penpheral)向导来构建自己的IP核实现特定的一些功能来扩充自己的IP库，并达到IP核复用的目的。 　　CIP在建立用户的P核时，使用了一种专用的接口规范(IPIF)。 　　IPIF是一个验证并优化的高度参数化的定制接口，其结构如图1所示。它提供了一个简化的总线协议IPIC(IP Interconnect)，操作这个总线与直接操作PLB及OPB这些总线相比要简

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：116kb
    • 提供者：weixin_38630139

  1. 嵌入式系统/ARM技术中的Tensilica与eASIC提供免费钻石处理器IP

  2. Tensilica联合eASIC宣布建立合作伙伴关系,以消除SOC开发过程中面临的成本壁垒。通过此项合作，eASIC公司允许其零掩模费用且无最低订货量限制的ASIC客户免费使用Tensilica公司愈见流行的钻石标准系列Microcontroller/CPU/DSP IP核。eASIC公司的客户目前可通过该公司的eZ-IP联盟组织获得钻石系列标准处理器内核IP。 　　本项史无前例的合作将极大帮助嵌入式设计工程师对于基于结构化ASIC的应用使用多款高性能低功耗的钻石系列处理器IP核进行SOC产品的

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：55kb
    • 提供者：weixin_38625184

  1. EDK工具自定义IP核

  2. EDK工具自带了丰富的IP核，方便用户构建复杂的嵌入式系统。用户也可以通过EDK提供的CIP(Create or Import Penpheral)向导来构建自己的IP核实现特定的一些功能来扩充自己的IP库，并达到IP核复用的目的。 　　CIP在建立用户的P核时，使用了一种专用的接口规范(IPIF)。 　　IPIF是一个验证并优化的高度参数化的定制接口，其结构如图1所示。它提供了一个简化的总线协议IPIC(IP Interconnect)，操作这个总线与直接操作PLB及OPB这些总线相比要简

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：174kb
    • 提供者：weixin_38660731

  1. 基于EDA软件和FPGA的IP核保护技术

  2. 1 引言 　　随着电路规模不断扩大，以及竞争带来的上市时间的压力，越来越多的电路设计者开始利用设计良好的、经反复验证的电路功能模块来加快设计进程。这些电路功能模块被称为IP(Intellectual Property)核。IP核由相应领域的人员设计，并经反复验证。IP核的拥有者可通过出售IP获取利润。利用IP核，设计者只需做很少设计就可实现所需系统。基于IP核的模块化设计可缩短设计周期，提高设计质量。现场可编程门阵列FPGA具有可编程特性，用户根据特定的应用定制电路结构，因此其处理速度大大超过

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：135kb
    • 提供者：weixin_38558659

  1. 基于SOPC 的触控屏控制器IP核设计

  2. 可编程片上系统（SOPC）是一种特殊的嵌入式系统，它设计方式灵活，具备软硬件在系统可编程功能。SOPC 在设计上以集成电路IP 核为基础，而自行开发的SOPC IP 核，根据实际硬件资源和功能任务需求来定制显示控制功能，可以增强系统可靠性和设计灵活性，降低了成本。目前针对LCD 显示屏设计的控制器IP 核文章较多[1-2],但对于TFT-LCD 触控屏设计的控制器IP 核文章较少[3],而且这类文章中很少见对控制器各个模块进行仿真验证内容。 　　文中提出一种针对TFT-LCD 触控屏控制器IP

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：183kb
    • 提供者：weixin_38742453
« 12 3 4 »