点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 实现的算术逻辑单元
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
LINGO软件的学习
LINGO是用来求解线性和非线性优化问题的简易工具。LINGO内置了一种建立最优化模型的语言,可以简便地表达大规模问题,利用LINGO高效的求解器可快速求解并分析结果。 §1 LINGO快速入门 当你在windows下开始运行LINGO系统时,会得到类似下面的一个窗口: 外层是主框架窗口,包含了所有菜单命令和工具条,其它所有的窗口将被包含在主窗口之下。在主窗口内的标题为LINGO Model – LINGO1的窗口是LINGO的默认模型窗口,建立的模型都都要 在该窗口内编码实现。下面举两个例子
所属分类:
C
发布日期:2009-08-08
文件大小:312kb
提供者:
huxlaylyx
计算机组成原理实验1-四位ALU算术逻辑单元设计实验
一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知,本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上,是在全加器的基础上,对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算,An、Bn数据是不能直接与全加器相连接的,它们受到功能变量F3—F1的制约,由此,可由An、
所属分类:
C
发布日期:2009-12-10
文件大小:403kb
提供者:
L416116256
模型机的设计之跳转指令的实现
根据《计算机原理实验平台》的硬件结构,抽象出计算机原理实验平台中模型计算机的逻辑框图。模型计算机有算术逻辑运算单元,微程序单元,堆栈寄存器单元,累加器单元,启停单元,时序单元,总线和存储器单元。分析实验平台提供的汇编程序指令系统、分析指令格式。分析微命令定义、微指令定义、微程序格式,微指令入口地址和微程序入口地址的详细具体形成方法。根据模型机整机逻辑图和硬件结构,分析实验平台提供的指令系统指令的执行流程。
所属分类:
硬件开发
发布日期:2010-01-24
文件大小:386kb
提供者:
z39192
ALU 算术逻辑单元
这是我们计算机组成课程的实验之一,希望对大家有用。
所属分类:
专业指导
发布日期:2010-12-15
文件大小:556kb
提供者:
changyuxuan1119
设计一个通用寄存器组,16位的寄存器。(含报告)
设计一个通用寄存器组,满足以下要求: ①通用寄存器组中有4个16位的寄存器。 ②当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 ③通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 ④通用寄存器组中有两个读出端口,由控制信IDC控制,分别对应算术逻辑单元的A口和B口。IDC=0选择目的操作数;IDC=1选择源操作数。 ⑤设计要求层次设计。底层的设计实体有3个:通用寄存器组数据输入模块包括4个16位寄存器,具有
所属分类:
专业指导
发布日期:2011-01-09
文件大小:525kb
提供者:
jj070728
数据传送指令与算术逻辑运算和移位指令的使用
一。 把数据、地址或立即数传送到寄存器、存储单元以及I/O端口,或从内存单元、I/O端口中读取数据。 1.通用传送指令: MOV,PUSH,POP,XCHG,XLAT 2.输入输出指令指令: IN,OUT 3.目的地址传送指令: LEA,LDS,LES 4. 标志位传送指令: LAHF,SAHF,PUSHF,POPF 二 使用算术逻辑运算和移位指令,可以实现对二进制数据的加、减、乘、除等四则运算,与、或、非、异或等逻辑运算,以及移位运算和代码转换运算
所属分类:
其它
发布日期:2011-05-02
文件大小:557kb
提供者:
pm1214
ALU算术逻辑运算 multisim实现
ALU能进行多种算术运算和逻辑运算。4位ALU-74LS181能进行16种算术运算和逻辑运算。 (1).掌握算术逻辑单元(ALU)的工作原理; (2).熟悉简单运算器的数据传送通路; (3).画出逻辑电路图及布出美观整齐的接线图; (4).验证4位运算功能发生器(74LS181)组合功能。
所属分类:
专业指导
发布日期:2011-05-17
文件大小:80kb
提供者:
haoshiduo159
两个计算机组成原理的课设报告
1.掌握计算机中运算器的功能与结构特点2.熟悉算术逻辑单元74LS181的结构特点和功能特性3.利用两片74LS181和相关的基本电路设计简单的8位运算器4.在TDN-CM+ 教学实验系统中,利用各种电路芯片实现运算器,并完成指定运算5.绘制以上8位运算器的全部芯片电路连接图,撰写相应的设计报告1.掌握存储器的设计目标和功能特点,熟悉SRAM6264一的结构特点2.利用SRAM6264和相关的基本电路设计8位地址的存储器电路3.在TDN-CM+实验系统中,用SRAM6264 和门电路实现8位地
所属分类:
嵌入式
发布日期:2008-06-29
文件大小:524kb
提供者:
chengxuaihzh
嵌入式实时系统的DSP软件开发技术
内容提要 《嵌入式实时系统的DSP软件开发技术》详细介绍了DSP在嵌入式实时系统设计中的软件开发方法,是讨DSP软件设计技术的专业技术指南。内容包括:数字信号处理技术、嵌入式实时系统与DS的内在关联性、DSP嵌入式系统基本开发步骤、DSP硬件结构及DSP软件性能与其硬件结构的关系DSP软件设计的优化方法和技术、DSP软件设计的实时操作技术、DSP系统的测试和调试方法多CPU片上系统开发中嵌入式DSP软件设计技术等。随书附光盘一张,内含书中大量应用实的代码。 《嵌入式实时系统的DSP软件开发技术
所属分类:
硬件开发
发布日期:2012-08-22
文件大小:46mb
提供者:
iefswang_
模拟MIPS流水线处理器的verilog源代码
用verilog实现的mips流水线处理器的源代码,包括控制器、算术逻辑单元ALU、数据存储器、指令存储器、寄存器堆、外设单元以及
所属分类:
硬件开发
发布日期:2012-11-10
文件大小:15kb
提供者:
ss_heroes
基于VHDL的单片机设计
本文首先对MCS8051单片机的原理进行介绍和分析;接着介绍使用EDA技术,用VHDL语言完成了8051单片机的设计工作;MCS8051单片机的CPU和数模转换器的设计运用了算术逻辑单元ALU算术运算的算法实现和控制单元的状态机;以及数模转换器的∑-△调制方法的实现。通过如上的算法实现,可以看出VHDL语言在算法级的设计上具有很多的优势和特点。使用EDA技术设计的结果既可以用FPGA/CPLD来实施验证,也可以直接做成专用集成电路(ASIC).
所属分类:
硬件开发
发布日期:2016-11-21
文件大小:342kb
提供者:
wukery
计算机组成原理-唐朔飞(附中科大课件)
计算机组成原理(第2版)共分为4篇,第1篇(第1、2章)介绍计算机的基本组成、发展及应用;第2篇(第3~5章)介绍系统总线、存储器(包括主存储器、高速缓冲存储器和辅助存储器)和输入输出系统;第3篇(第6~8章)介绍CPU的特性、结构和功能,包括计算机的算术逻辑单元、指令系统、指令流水、RISC技术及中断系统;第4篇(第9、10章)介绍控制单元的功能和设计,包括时序系统以及采用组合逻辑和微程序设计控制单元的设计思想与实现措施。每章后均附有思考题与习题。
所属分类:
讲义
发布日期:2017-10-05
文件大小:50mb
提供者:
qq_28998715
8051算术逻辑运算单元设计
论文+答辩PPT+开题报告 本文主要研究如何在熟悉FPGA设计的基础上,利用Verilog HDL(硬件描述语言)编码实现MCS51算术逻辑运算单元的所有功能,并利用仿真工具对所实现的运算器进行仿真验证和综合。
所属分类:
嵌入式
发布日期:2009-04-26
文件大小:587kb
提供者:
xiao123135229
Python-神经算术逻辑单元的一个PyTorch实现
“神经算术逻辑单元”的一个PyTorch实现
所属分类:
其它
发布日期:2019-08-11
文件大小:700kb
提供者:
weixin_39840387
基础电子中的图像设计技巧分析
(1)本设计对于一些图像处理硬件的设计有较好的参考价值,特别是对并行流水技术、数据刷新技术分析得比较细致。 (2)几乎所有的CPLD/FPGA供应商提供的软件开发工具中都会提供许多己经设计好的单元电路库,特别是ALTERA的开发软件提供的LPM MEGAFUNCTION参数化设计库。它不仅提供了所有数字系统设计所需要用到的子模块,包括计数器、触发器、多路器、寄存器、算术逻辑单元等基本的数字元件,同时包括FIFO、RAM、ROM、DPRAM等存储器组件,更为重要的是,这些参数化设计库苴接与最
所属分类:
其它
发布日期:2020-11-16
文件大小:35kb
提供者:
weixin_38732519
单片机与DSP中的基于AVR单片机的可充电电池的放电监测
摘 要:本文介绍AVR单片机ATtiny12的主要性能特点,并利用它实现了可充电电池放电的自动监测。关键词:单片机;可充电电池;自动监测AVR是增强型RISC、内置Flash的高性能8位单片机。设计上采用低功耗CMOS 技术,而且在软件上有效支持C语言及汇编语言。其型号较多,可供不同场合选用。在8位MCU市场上,AVR单片机具有最高的MIPS/mW能力。本文介绍ATtiny12单片机的主要性能特点及其在实际中的应用。 ATtiny12单片机简介AVR核将32个工作寄存器和丰富的指令集联结在
所属分类:
其它
发布日期:2020-12-09
文件大小:78kb
提供者:
weixin_38705640
模拟技术中的利用16位DAC实现20位分辨率的设计
引言 随着DSP芯片处理数据能力的提高,数字信号处理系统的精度要求也越来越高。考虑到系统要求的是相对精度,而非绝对精度。为了获得最佳相对精度,本文提出一种创新的解决方案,即在精密DAC后端使用可编程增益放大器(PGA)。 系统框架结构 该系统主要包括以下几个部分:DSP、DAC、DAC后端低通滤波电路以及两个数字可编程运放PGA205,如图1所示。系统中DSP采用了TI公司的TMS320VC5402,它有一组程序总线和三组数据总线,高度并行性的算术逻辑单元ALU、专用硬件逻辑片内
所属分类:
其它
发布日期:2020-12-13
文件大小:76kb
提供者:
weixin_38534683
模拟技术中的利用16位DAC实现20位分辨率的设计(图)
引言 随着DSP芯片处理数据能力的提高,数字信号处理系统的精度要求也越来越高。考虑到系统要求的是相对精度,而非绝对精度。为了获得最佳相对精度,本文提出一种创新的解决方案,即在精密DAC后端使用可编程增益放大器(PGA)。 系统框架结构该系统主要包括以下几个部分:DSP、DAC、DAC后端低通滤波电路以及两个数字可编程运放PGA205,如图1所示。系统中DSP采用了TI公司的TMS320VC5402,它有一组程序总线和三组数据总线,高度并行性的算术逻辑单元ALU、专用硬件逻辑片内存储器、增强型H
所属分类:
其它
发布日期:2020-12-13
文件大小:78kb
提供者:
weixin_38744375
量子点元胞自动机中非恢复二进制阵列除法器的设计
自1993年以来,量子点细胞自动机(QCA)是下一代计算机的有前途的候选纳米技术,吸引了全世界研究人员的兴趣。分频器是算术逻辑单元的主要组成部分,对算术逻辑单元产生了显着影响。中央处理器的性能。 除法器中使用最广泛的算法是非还原除法器,但尚无文献报道基于QCA的非还原除法器的实现。 本文介绍了QCA中的非还原二进制数组除法器的设计,并使用QCA Designer软件验证了其有效性。 与现有的恢复分配器相比,提出的非恢复分配器具有节省时间的优点并且易于控制。
所属分类:
其它
发布日期:2021-03-26
文件大小:506kb
提供者:
weixin_38656395
ALU4FPGA:在Nexys-4 DDR板上为Artix-7 FPGA实现的16位算术逻辑单元-源码
16位ALU 该设计使用Nexys-4 DDR板实现了16位ALU。 ALU可以执行ADD,MULTIPLY,SUBTRACT和RIGHT SHIFT LOGICAL运算。 设计中编入了两个数字,用户使用Nexys-4 DDR板上的开关选择ALU操作。 内容 .xdc约束文件,verilog文件和PDF报告以及ASM-D图表,示意图和仿真结果。
所属分类:
其它
发布日期:2021-02-21
文件大小:718kb
提供者:
weixin_42175776
«
1
2
3
4
5
6
7
8
»