设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体, 将IP软核、NiosⅡCPU等功能模块嵌入其中, 采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发手段, 在单片FPGA上构建了整个测频系统硬件, 具有精度高、功耗小、成本低、体小便携、工作可靠、开发效率高等特点, 是嵌入式应用系统设计的一次有益尝试。文中详细阐述了利用集成开发平台 QuartusⅡ进行系统硬件设计和软件调试的思路与过程。

altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C

对基于FPGA的SOPC软硬件协同设计方法进行了研究，在此基础上，详细设计了系统硬件平台，并对硬件平台的硬件系统进行了定制。本平台满足了从硬件系统定制，到操作系统配置均可以按照设计需求进行定制的特点。

本文主要研究的是应用嵌入式系统开发的软硬件协同设计方法来实现一个集软核处理器的嵌入式设计平台，在此基础上，如有必要还可集成嵌入式操作系统。