在传统的大规模ASIC和SoC设计中，芯片的物理空间大致可分为以下三部分： 　　1.用于新的定制逻辑 　　2.用于可复用逻辑（第三方IP或传统的内部IP） 　　3.用于嵌入式存储 　　如图1所示，当各厂商为芯片产品的市场差异化（用于802.11n的无线DSP+RF、蓝牙和其他新兴无线标准）而继续开发各自独有的自定义模块，第三方IP（USB核、以太网核以及CPU/微控制器核）占用的芯片空间几乎一成未变时，嵌入式存储器所占比例却显着上升。 　　 　　图1:当前的ASIC和SoC设计中