开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

摘要: 针对嵌入式处理器在FPGA 中的应用现状，通过引入通用的调试模块，实现了对没有调试接口的嵌入式处理器进行在线调试的功能。所设计的调试模块通过引入专用的调试中断及与之对应的调试服务程序实现一种处理器响应断点( breakpoint) 的机制，并基于双端口RAM 中一种巧妙的地址映射机制实现同时对多行代码设置断点的功能。实际的工程应用情况表明，新的调试方法扩展了对小型嵌入式处理器进行调试的手段，明显提高了开发效率。 　　1 引言 　　在FPGA 设计中使用嵌入式处理器软核( 如Micro

摘要：ＩＤＴ７１３２／７１４２　是一种高速２ｋ×８双端口静态ＲＡＭ，它拥有两套完全独立的数据、地址和读写控制线。文中分析了双端口ＲＡＭ（ＤＰＲＡＭ）的设计方案。并以　ＩＤＴ７１３２／７１４２为例介绍了双端口ＲＡＭ的时序、竞争和并行通讯接口设计以及雷达仿真平台中的应用。 　　数据获取及交换是多ＣＰＵ系统的重要组成部分。在这类系统中，数据交换要求的通讯速率往往很高，平均速率一般在１０ｋ左右，有时甚至达１００ｋ以上。传统的并行接口和串行接口设计无论在通信速率，还是在可靠性方面都不易满足要求。而双端口