嵌入式逻辑分析仪在FPGA设计中的应用 邓成，长亚妮，白璘，孙肖子 1 引言 目前在设计和验证超高密度FPGA时一般采用逻辑分析仪、示波器和总线分析仪，通过测试头和连接器把信号送到仪器上，设计者必须提供足够的I/O引脚进行全方位的检测，以及配置足够的引脚。加入额外的逻辑，以便能选择信号来驱动I/O引脚进行测试。这种方法虽能减少测试时所需配置的I/O引脚