引言 　　在嵌入式系统硬件设计中，串扰是硬件工程师必须面对的问题。特别是在高速数字电路中，由于信号沿时间短、布线密度大、信号完整性差，串扰的问题也就更为突出。设计者必须了解串扰产生的原理，并且在设计时应用恰当的方法，使串扰产生的负面影响降到最小。 　　1  串扰理论分析 　　串扰主要源自两个相邻导体之间所形成的互感与互容。在高速数字电路中，互感通常比互容的问题更严重。 　　1.1  互容 　　一个电路产生电场，该电场会影响第二个电路，这种相互影响的系数称为它们的互容。 　　式中，