注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 嵌入式系统/ARM技术中的plc梯形图的识别方法与步骤

  2. 一、 总体分析     1 系统分析     依据控制系统所需完成的控制任务，对被控对象的工艺过程、工作特点以及控制系统的控制过程、控制规律、功能和特征进行详细分析，明确输入、输出物理量是开关量还是模拟量，明确划分控制的各个阶段及其特点，阶段之间的转换条件，画出完整的工作流程图和各执行元件的动作节拍表。     2 看主电路     进一步了解工艺流程及其对应的执行装置和元器件。     3 看PLC控制系统的I/O配置和PLC的I/O接线     了解输入信号和对应输入继电器的配置

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：88kb
    • 提供者：weixin_38622427

  1. 嵌入式系统/ARM技术中的FMC+ 标准将嵌入式 设计推到全新的高度

  2. 更新后的 FPGA 夹层卡规范提供无与伦比的高 I/O 密度、向后兼容性。 　　作为使用 FPGA 和高速 I/O 的嵌入式计算设计的重要发展，名为 FMC+ 的最新夹层卡标准将把卡中的千兆位收发器(GT)的总数量从 10 个扩展到 32 个，最大数据速率从 10Gbps 提升到 28Gbps，同时保持与当前 FMC 标准实现向后兼容。 　　这些功能与使用 JESD204B 串行接口标准的新器件以及 10G 和 40G 光学器件及高速串行存储器也非常吻合。FMC+ 可满足最具挑战性的 I/O

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：135kb
    • 提供者：weixin_38748263

  1. 嵌入式系统/ARM技术中的FMC+标准将嵌入式设计推到全新的高度

  2. 作为使用 FPGA 和高速 I/O 的嵌入式计算设计的重要发展，名为 FMC+ 的最新夹层卡标准将把卡中的千兆位收发器（GT）的总数量从 10 个扩展到 32 个，最大数据速率从 10Gbps 提升到 28Gbps，同时保持与当前 FMC 标准实现向后兼容。 　　这些功能与使用 JESD204B 串行接口标准的新器件以及 10G 和 40G 光学器件及高速串行存储器也非常吻合。FMC+ 可满足最具挑战性的 I/O 要求，为开发人员提供了双重优势：夹层卡的灵活性，以及单芯片设计的高 I/O 密度

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：196kb
    • 提供者：weixin_38551837

  1. 嵌入式系统/ARM技术中的Linux下读取网卡默认MAC地址的方法

  2. MAC(Media Access Control,介质访问控制)是用来定义网络设备的位置。在嵌入式linux学习中无可避免也会遇到MAC，本文主要描述了如何通过操作OTP来读取嵌入式linux设备网卡中的MAC地址 　　1.1      适用范围 　　这里主要介绍读取网卡MAC地址的方法，适用于EasyARM-i.MX287A开发套件，其应用原理及配套示例也适用于下表1.1所列出的产品型号。 表1.1  适用产品型号 　

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：395kb
    • 提供者：weixin_38500664

  1. 嵌入式系统/ARM技术中的FMC+标准将嵌入式设计推到全新的高度计

  2. 作为使用 FPGA 和高速 I/O 的嵌入式计算设计的重要发展，名为 FMC+ 的最新夹层卡标准将把卡中的千兆位收发器（GT）的总数量从 10 个扩展到 32 个，最大数据速率从 10Gbps 提升到 28Gbps，同时保持与当前 FMC 标准实现向后兼容。     这些功能与使用 JESD204B 串行接口标准的新器件以及 10G 和 40G 光学器件及高速串行存储器也非常吻合。FMC+ 可满足最具挑战性的 I/O 要求，为开发人员提供了双重优势：夹层卡的灵活性，以及单芯片设计的高 I/O

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：214kb
    • 提供者：weixin_38735541

  1. 嵌入式系统/ARM技术中的基于PROFIBUS-DP总线技术在电机启动器中的应用

  2. 1 前言     现场总线技术是当今世界各国关注的热点课题，以现场总线为基础的全数字控制系统是 21 世纪自动化控制系统的主流。PROFIBUS-DP是一种经过优化的高速、廉价的通信连接，专为自动控制系统和设备级分散I/O之间通信设计，使用PROFIBUS-DP模块可取代价格昂贵的24V或0～20mA并行信号线，用于分布式控制系统的高速数据传输。PROFIBUS-DP主要应用于现场设备级，它的响应时间从几百 到几百ms，数据传输速率为9.6kbit/s～12Mbit/s，传输的数据容

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：206kb
    • 提供者：weixin_38584043

  1. 嵌入式系统/ARM技术中的降低CPLD的功耗的嵌入式应用

  2. 引言 　　从事便携式或手持产品设计的工程师都明白，在如今的设计中，必须要最大限度地降低功耗。但是，只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件（CPLD），并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。 　　1 嵌入式工程师青睐的器件CPLD 　　尽管在最先进的新兴应用中它们特别受欢迎，CPLD的成本低，体积小和低功耗的特性使他们成为几乎所有的手持式或便携式设计的首选。在这

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：231kb
    • 提供者：weixin_38674124

  1. 嵌入式系统/ARM技术中的英特尔至强处理器 C5500/C3500系列的平台介绍

  2. 平台概述 　　英特尔? 至强? 处理器 C5500/C3500 系列通过英特尔? 代号为 Nehalem 的微架构提供世界领先的性能。该系列处理器将 I/O集成到处理器中，从而降低了功率并提高了每瓦性能，这是英特尔至强处理器技术的重大突破。 　　以前通常位于 I/O 控制中心的 PCI Express*通道，现已集成到处理器中，无需再使用单独的 I/O 控制中心芯片。这样，既减少了芯片总数，又节省了系统总功耗，使该平台非常适用于对散热和空间受限的应用。这些处理器还采用非透明桥接 （non-tr

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：285kb
    • 提供者：weixin_38512659

  1. 嵌入式系统/ARM技术中的一种基于VS1003解码器的MP3播放器设计

  2. 引言 　　虽然MP3就是采用国际标准MPEG中的第三层音频压缩模式，对声音信号进行压缩的一种格  创新-小石头式，中文也称“电脑网络音乐”。MPEG中的第三层音频压缩模式比第一层和第二层编码要复杂，但音质要比第一层和第二层高，甚至可与CD音质相比。CD唱片采样率频率为44.1MHz, 16Bits, 数据量为1.4Mbps，而相应的。现有的MP3播放器大部分还是将解码器与存储器一体化。这种设计对MP3播放器的便携性起了关键性的作用，但与此同时也带来了一些问题：一方面存储容量不易扩展，另一方面也不

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：369kb
    • 提供者：weixin_38571544

  1. 嵌入式系统/ARM技术中的H.264/AVC码率控制中初始量化参数设置的改进算法

  2. 摘   要： 针对H.264/AVC码率控制算法，提出了一种基于I帧复杂度和每像素的比特数的初始量化参数设置算法。实验结果表明，与H.264/AVC标准参考软件JM8.6中的算法相比，改进后的算法在提高峰值信噪比（PSNR）和码率控制精确度的同时减小了PSNR值的波动。 　　快速增长的视频通信需求刺激着视频压缩技术的发展。与已有的其他视频压缩标准相比，最新的H.264/AVC标准因采用多参考帧、运动补偿等新的编码技术，在编码效率上提供了重要的改进。目前，码率控制（RC）作为视频编码的重要组成部

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：196kb
    • 提供者：weixin_38584043

  1. 嵌入式系统/ARM技术中的嵌入式设计中降低CPLD功耗的方案

  2. 导读：本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件（CPLD），并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。 　　从事便携式或手持产品设计的工程师都明白对于如今的设计，最大限度地降低功耗是必不可少的要求。但是，只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。 　　我们首先来了解在嵌入式设计中如何降低CPLD的功耗、电路板的面积和元器件成本。下一步，我们将看到在待机模式下如何尽量降低CPLD的功耗，不仅要仔细地选择器件，而

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：234kb
    • 提供者：weixin_38624975

  1. 嵌入式系统/ARM技术中的I²C总线的验证及实现

  2. 摘要：本应用笔记简I²C总线的验证及实现单回顾了I²C总线的发展进程，并介绍了I²C配置，以简化总线上主机与从机之间的通信。应用实例提供了原理图和程序代码，附录1提供了本文使用的术语定义。 　　引言 　　80年代初期，Philips Semiconductor为减少电子产品内部并行数据总线的数量，开发了Inter IC (I²C)总线。1992年，Philips?发布I?C总线的1.0版本，该版本定义了一个2线、双向总线，用于IC之间的互联。到1998年为止，I²C总线已经成为低速IC互联的

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：285kb
    • 提供者：weixin_38720050

  1. 嵌入式系统/ARM技术中的基于WinCE 环境的CAN 适配卡驱动程序的设计与实现

  2. 摘要：简要介绍了嵌入式实时操作系统WinCE环境下驱动程序的设计原理和CAN总线技术，并详细分析了依托PC/104总线的CAN适配卡底层驱动程序的设计与实现。 　　1．引言 　　WinCE 是一种为多种嵌入式系统和产品设计的紧凑、高效、可升级的操作系统，WinCE 采用标准模式，其最主要的特征：为有限的硬件资源提供了多线程、多任务和完全优先级的 计算环境。 　　WinCE 操作系统支持两种类型的驱动程序：[1]本地驱动程序(Build-In)，是把设备驱动程 序作为独立任务实现，直接在顶层

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：200kb
    • 提供者：weixin_38611796

  1. 嵌入式系统/ARM技术中的嵌入式系统硬件平台的软件PLC实现方法

  2. 1 嵌入式软PLC的总体结构 　　嵌入式软PLC与嵌入式系统共享一个CPU，PLC和嵌入式系统之间没有多余的导线连接，增加了系统的可靠性，易于实现许多高级功能。PLC中的信息也能通过嵌入式系统的显示屏显示，通过嵌入式系统的编辑键可方便地对PLC进行编辑操作。 　　1．1 嵌入式软PLC的硬件结构 　　外部输入的开关量经过光电隔离后连接到FPGA的I／O口，通过FPGA地址译码，FPGA通过数据地址总线与CPU相连。这样CPU就可以通过数据地址总线获得和设置输入量的工作状态，硬件原理框图如图

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：419kb
    • 提供者：weixin_38520192

  1. 嵌入式系统/ARM技术中的基于Nios II的数字音频录放系统的设计

  2. 前言 　　SOPC( System On Programmable Chip)技术是SOC( System On Chip)技术和电子设计自动化（EDA）技术结合的产物。它可以将处理器、存储器、I/O接口、硬件协处理器和普通的用户逻辑等系统设计需要的功能模块都集成到一个FPGA 芯片里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式，可裁减、可扩充、可升级，具备系统可编程等功能，是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：166kb
    • 提供者：weixin_38737144

  1. 嵌入式系统/ARM技术中的VxWorks下的同类USB设备管理方法

  2. 引言 　　VxWoAs是美国Wind River System(WRS)公司开发的嵌入式实时操作系统。VxWorks中的I／O子系统为应用程序提供了简单、统一、与设备无关的访问接口。I／O系统内部采用设备列表、驱动程序列表和文件描述符表来实现对不同设备的管理与访问，从而为开发通用外部设备驱动程序提供了便利。然而在一些专用系统上，为了缩短设备的响应时间，提高设备的读取速度，有必要将设备与I／O系统独立起来。由于VxWorks属于微内核，所有的程序均运行在同一线性地址空间，这也为设备与I/O系统的

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：202kb
    • 提供者：weixin_38739950

  1. 嵌入式系统/ARM技术中的基于嵌入式系统硬件平台的软件PLC方法实现

  2. 1嵌入式软PLC的总体结构 　　嵌入式软PLC与嵌入式系统共享一个CPU，PLC和嵌入式系统之间没有多余的导线连接，增加了系统的可靠性，易于实现许多高级功能。PLC中的信息也能通过嵌入式系统的显示屏显示，通过嵌入式系统的编辑键可方便地对PLC进行编辑操作。 　　1．1嵌入式软PLC的硬件结构 　　外部输入的开关量经过光电隔离后连接到FPGA的I／O口，通过FPGA地址译码，FPGA通过数据地址总线与CPU相连。这样CPU就可以通过数据地址总线获得和设置输入量的工作状态，硬件原理框图如图1所

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：309kb
    • 提供者：weixin_38672739

  1. 嵌入式系统/ARM技术中的现场总线技术特征

  2. 现场总线完整地实现了控制技术、计算机技术与通信技术的集成，具有以下几项技术特征。  　　（1）现场设备已成为以微处理器为核心的数字化设备，彼此通过传输媒体（双绞线、同轴电缆或光纤）以总线拓扑相连。  　　（2）网络数据通信采用基带传输（即数字数据传输），数据传输速率高（为1Mb/s或10Mb/s级），实时性好，抗干扰能力强。  　　（3）废弃了集散控制系统（DCS）中的I/O控制站，将这一级功能分配给通信网络完成。  　　（4）分散的功能模块，便于系统维护、管理与扩展，提高可靠性。  　　（5）

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：36kb
    • 提供者：weixin_38593823

  1. 嵌入式系统/ARM技术中的嵌入式系统中IP协议专用ASIC器件电路设计

  2. 摘要 设计并实现一个能完成IP协议功能的ASIC器件；讨论器件的稳定工作条件。任何数字化的工业设备都可以使用这个IP协议器件直接连接到基于IP的网络中。 　　关键词 嵌入式系统 IP ASIC 引言 　　为了实现网络信息处理，嵌入式系统中必须具有强大的网络连接功能。嵌入式系统的网络连接功能不仅需要传输信息，同时还必须具有相应的信息识别能力，以提高系统的网络安全性[1，2]。 　　近年来在嵌入式系统和SOC（片上系统）技术发展的推动下，嵌入IP协议的微处理器或单片机系统已经出现[3]，为嵌

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：195kb
    • 提供者：weixin_38674512

  1. 嵌入式系统/ARM技术中的i.MX27 处理器

  2. 飞　　思卡尔i.MX27处理器源自广泛应用的i.MX21处理器，基于ARM926EJ-S:trade_mark:内核，并为进行高清晰度视频处理特别增加了H.264 D1硬件编译码器、以太网10/100 MAC、安全性、即插即用型连接，以及功能更强的管理功能。 i.MX27多媒体应用处理器采用飞思卡尔的Smart Speed:trade_mark:技术，它采用硬件加速器来卸载CPU上的负荷，并使用纵横式交换机来对系统进行平行处理。结果是该处理器能像超高MHz时钟频率的设备一样运行，并且更省电，电

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：44kb
    • 提供者：weixin_38732519
« 12 3 4 5 6 7 8 9 10 ... 19 »