摘要：以自行研制开发的PCI高速总线背板为背景，系统地论述了PCI总线的仲裁机制、总线的缺省占用、仲裁信号协定及优先级仲裁算法，给出了采用EPLD实现仲裁器功能的编程设计。 　　随着VLSI／ULSI技术的发展，可编程逻辑器件EPLD／FPGA越来越受到人们的青睐，由于它具有集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点，其应用领域不断扩大。这些器件的灵活性和通用性使得它们已成为研制和开发复杂数字系统的理想选择。 　　在PCI总线技术规范的基础上，采用EPLD实

作者Email: jie_yisohu.com 摘要：基于Altera的CPLD器件的PCI总线仲裁器设计，实现仲裁器的AHDL编程，并结合仿真结果对PCI总线的仲裁进行了论述。 关键词：PCI仲裁器，CPLD，仿真 PCI总线仲裁器通常是集成在PCI芯片组中。随着计算机应用的深入，尤其是嵌入式系统的不断发展，集成的仲裁器难以满足某些场合的应用。而采用CPLD技术实现的独立的PCI总线仲裁器，则较好的适应了这方面的需求。 一﹑PCI总线仲裁机制 PCI的仲