您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 嵌入式系统/ARM技术中的PIE模块级中断

  2. PIE模块复用8个外设中断引脚向CPU申请中断,这些中断被分成12组,每组有一个中断信号向CPU申请中断。例如,PIE第l组复用CPU的中断1(NT1),PIE第12组复用CPU的中断12(INT12)。其余的中断直接连接到CPU中断上且不复用。   对于复用中断,在PIE模块内每组中断有相应的中断标志位(PIEIFRx.y)和使能位(PIEIERx.y)。除此之外,每组PIE中断(INT1~INT12)有一个响应标志位(PIEACK)。图给出了PIEIFR和PIEIER不同设置时的PIE硬件
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:88kb
    • 提供者:weixin_38687505
  1. 嵌入式系统/ARM技术中的PIE中断扩展

  2. C281x处理器内部集成了多种外设,每个外设都会产生一个或者多个外设级中断。由于CPU没有能力处理所有CPU级的中.断请求,因此C281x的CPU除了支持16个CPU级的中断外,还有一个中断扩展控制器来仲裁外设中断。中断仲裁机制根据PIE向量表存放的每个中断服务程序的地址确定中断服务程序的位置,图1给出了中断扩展模块的结构图,中断扩展原理如图2所示。   图1 处理器中断扩展模块结构图   图2 PIE中断扩展原理   所有中断都是通过PIE中断扩展单元连接到各自相关的中断线上,具
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:167kb
    • 提供者:weixin_38624746