注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 嵌入式系统/ARM技术中的PicoBlaze处理器的指令系统

  2. PicoBlaze处理器采用精简指令系统(RISC)，即具有固定的单指令长度和固定的指令执行周期，每一条指令的执行需要两个时钟周期，如图1所示。指令的长度PicoBlaze为18位，可寻址空间为1024字节。而CoolBlaze(基于CPLD的PicoBlaze)则为16位，可寻址空间为256个字节。我们以CoolBlaze来说明指令系统。 　　图1 PicoBlaze处理器指令执行时序 　　说明：在指令集中，“X”和“Y”用来定义相关寄存器“s”，其范围为0～7；“kk”用来表示范围在

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：122kb
    • 提供者：weixin_38651273

  1. 嵌入式系统/ARM技术中的PicoBlaze处理器的基本结构

  2. 由于PicoBlaze的紧凑型特点，因此在FPGA逻辑器件中实现的PicoBlaze内核与CPLD所实现的内核有些区别，主要是可提供的通用寄存器数不同。FPGA型PicoBlaze资源丰富，可提供16个16位通用寄存器，15～31级堆栈，16位或18位指令系统，地址线宽度可达10位，即具有1 Kb的寻址空间。而CPLD型PicoBlaze(为了区别，将该类型称为“CoolBlaze”)一般仅提供8个8位通用寄存器、4级堆栈和16位指令系统。另外，FPGA型PicoBlaze的程序存储器可由FPG

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：222kb
    • 提供者：weixin_38650508

  1. 嵌入式系统/ARM技术中的PicoBlaze8位处理器指令集

  2. 如下表所示为基于FPGA器件的PicoBlaze 8位处理器指令集。 　　表 PicoBlaze指令集 　　设计者也可以粮据需要进行扩容和删减，有关指令的修改在15，4节中介绍。对基于CPLD器件的PicoBlaze指令长度为16位，寻址空间为256(8位地址总线宽度)；对于基于FPGA器件的PicoBlaze指令长度为18位，寻址空间为1 024(10位地址总线宽度)。 　　在PicoBlaze指令中，没有专门的取反和寄存器清零指令，这些功能可以利用现有的指令来实现：

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：419kb
    • 提供者：weixin_38740827

  1. 嵌入式系统/ARM技术中的PicoBlaze处理器中间结果暂存寄存器（Scratchpad RAM）

  2. PicoBlaze处理器提供了一个64个字节的中间结果暂存器组，这些寄存器可以支持直接寻址和间接寻址，通过两条指令STORE和FETCH来访问和处理。Scratchpad寄存器仅支持基于FPGA的PicoBlaze，不支持CPLD器件。另外，该寄存器也不受RESET(复位)的影响。中间结果寄存器的引入较大地提升了PicoBlaze处理器的性能，尤其是对一些查表、ΠFO及频繁访问寄存器等的设计非常方便和快捷。 　　同样地，STORE和FETCH也支持直接寻址和间接寻址方式，采用间接寻址的好处是可

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：33kb
    • 提供者：weixin_38750406

  1. 嵌入式系统/ARM技术中的PicoBlaze处理器输入／输出指令组

  2. 输入／输出指令组(Input／Output Group)由输入指令和输出指令构成，如图1所示。 　　(1) 输入指令 　　输入指令用于将PicoBlaze处理器外部接口的数据读进指令所指定的寄存器，口地址的范围为00～FF，共256个。口地址可以由指令中的立即数给出，也可以由寄存器的间接地址来得到。该指令不影响标志位。 　　用户接口逻辑需要进行口地址译码，并在口地址中提供正确的数据，其时序波形如图2所示。 　　图1 输入／输出指令组结构 　　图2 输入指令时序波形 　　(2)

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：100kb
    • 提供者：weixin_38738528

  1. 嵌入式系统/ARM技术中的PicoBlaze处理器添加处理器指令的设计流程

  2. 增加新的PicoBlaze处理器指令的操作过程如下。 　　(1) 修改Picoblaze.vhd源代码。 　　(2) 增加如下新的指令代码： 　　constant new_instruction_id : std_logic_vector(4 'downto O):= 　　＂10101＂； 　　(3) 增加如下指令到译码信号说明位置： 　　i_new_instruction(＝ '1'when instruction (15 downto 11) ＝new_instruction_i

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：28kb
    • 提供者：weixin_38664159

  1. 嵌入式系统/ARM技术中的定制新的PicoBlaze处理器

  2. PicoBlaze处理器是一种8位嵌入式处理器软核，Xilinx提供了完整的汇编编译系统和用VHDL语言编写的标准处理器源程序。通过这些，设计者可以修改程序，并增加或减少功能块，以定制专用的处理器模块和指令系统。特别是对逻辑资源和价格比较敏感的设计，如CPLD器件等，设计专用的处理器模块显得更为重要，PicoBlaze处理器的一个很大的优势是具有增加或删除指令的能力。 　　PicoBlaze处理器的VHDL代码和与其对应的汇编程序的C语言代码非常容易修改。由于在FPGA器件有充分的资源提供给P

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：90kb
    • 提供者：weixin_38742124

  1. 嵌入式系统/ARM技术中的PicoBlaze处理器设计流流程

  2. 可以通过Xilinx网站下载XAPP627．zlp或XAPP213.zilp参考设计，或者直接下载Spartan-3EStarterkit Demo板的PicoBlaze参考设计。在一个FPGA的设计中生成一个PicoBlaze模块非常简单，因为PicoBlaze是一个完善的模块，不需要对该模块做任何的改动(除了需要修改指令)。重要的是设计者需要编写，并调试编译汇编源程序，以及生成FPGA的块存储器使用的ROM初始化文件。以下设计流程采用ISE10.1设计工具来综合及实现一个PicoBlaze内

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：318kb
    • 提供者：weixin_38675777

  1. 嵌入式系统/ARM技术中的Coolbaze处理器设计范例

  2. 如何设计一个标准的PicoBlaze处理器已经在前面详细介绍，本节将对标准的PicoBlaze处理器进行简化，即减少不用的指令。采用尽可能少的CPLD逻辑资源来实现CoolBlaze处理器，用于控制一个小型的8位LED显示系统，其系统框图如图所示。 　　图 8位LED显示系统框图 　　1．设计说明 　　(1) 时钟采用CoolRunner-II器件内部的时钟分频模块。 　　(2) 外部通过一个按键来产生中断。 　　(3) 将8个8位的寄存器组去掉4个，仅保留4个8位寄存器，从而减少

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：85kb
    • 提供者：weixin_38550812