开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

Xilirx ISE 10.1设计工具中的一些辅助设计工具，使用Core Generator（IP核生成工具）和Architecture Wizard（结构化设计向导）将会极大地加快设计的进度，减少开发及调试的时间。并且避免重复设计，提高设计的效率，同时对设计的性能带来较大的提升。　　　　Floorplanner（布局规划器）是一个用来查看和编辑物理位置约束的交互式图形接口程序，在其中可以通过物理位置约束并映射成目标器件内部资源的布局约束。对于设计中所选定的器件，可以通过人工或自动的方式在布局规