注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 嵌入式系统设计（系统级设计）

  2. 嵌入式系统设计（系统级设计）嵌入式系统设计（系统级设计）嵌入式系统设计（系统级设计）嵌入式系统设计（系统级设计）

  3. 所属分类：硬件开发

    • 发布日期：2010-07-26
    • 文件大小：2mb
    • 提供者：liuf008

  1. 嵌入式开发课件（上海交大）

  2. 1、嵌入式与桌面系统2、嵌入式系统简介3、嵌入式软件部分4、嵌入式硬件部分5、常见嵌入式硬件6、软硬件协同划分技术7、软硬件协同设计8、嵌入式系统系统级设计9、Linux嵌入式系统设计10、MP3播放器设计11、嵌入式系统设计U-boot12、嵌入式系统设计-网络存储设计13、嵌入式系统-说明14、作业1 15作业2

  3. 所属分类：嵌入式

    • 发布日期：2011-07-22
    • 文件大小：8mb
    • 提供者：ljlccy1979

  1. 国嵌_嵌入式Linux入门班实验手册

  2. l 实验1（1-1-1）：Linux定制安装 l 实验2（1-1-2）：Linux常见命令使用 l 实验3（1-1-3）：Vi使用 l 实验4（1-2-1）：tftp服务器 l 实验5（1-2-2）：NFS服务器 l 实验6（1-2-3）：Samba服务器 l 实验7（1-2-4）：防火墙设置 l 实验8（1-2-5）：wireshark网络分析 l 实验9（1-2-6）：脚本编程-脚本参数 l 实验10（1-2-7）：脚本编程-统计文件 l 实验11（1-2-8）：脚本编程-倒序输出 l 实

  3. 所属分类：硬件开发

    • 发布日期：2014-08-30
    • 文件大小：6mb
    • 提供者：daa20

  1. Garefowl GF-305An_HardWare_Description（硬件接口说明）.pdf

  2. Garefowl GF-305An_HardWare_Descr iption（硬件接口说明）pdf,Garefowl GF-305An_HardWare_Descr iption（硬件接口说明）产品接口手册 序言 GF-305An设计的硬件特性参考档。该文档适用于6F-305n GF-305B、GF-305Cm产品。 版本说明 主版本号时间 内嵌模块 描述 参考文档 MG801A模块AT指令集描述 GF-305An用户于册 声明 GF,是北京嘉复欣科技有限公司的注册商标; 此文梐的版权属于北京

  3. 所属分类：其它

  1. Garefowl GF-325An_HardWare_Description（硬件接口说明）.pdf

  2. Garefowl GF-325An_HardWare_Descr iption（硬件接口说明）pdf,Garefowl GF-325An_HardWare_Descr iption（硬件接口说明）产品接口手册 序言 GF-325An设计的硬件特性参考档。该文档适用于6F-325n GF-325B、GF-325Cm产品。 版本说明 主版本号时间 软件版本号 硬件版本号 描述 或 或 参考文档 AT+i指令集描述 MG80IA模块AT指令集措述 GF-325An用户手册 声明 GF,是北京嘉复欣科技

  3. 所属分类：其它

  1. 基于ZigBee和红外技术的病房监护系统设计

  2. 针对传统病房监护系统中存在的弊端，提出一种利用无线传感器网络（WSN）构建病房监护系统的设计方案。利用TI 公司的ZigBee 单芯片解决方案CC2430 和适量外围电路设计传感器节点，ST 公司的STR912 处理器及适量外围器件设计中心控制节点，结合红外收发模块实现对患者房间级的定位。采用TI 公司的ZigBee 协议栈作为WSN 节点软件平台，嵌入式实时操作系统μC/OS- II、TCP/IP 协议栈LwIP 构建网关软件开发平台，实现了利用TCP/IP 模块进行数据的可靠传输以及链路维护

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：110kb
    • 提供者：weixin_38545243

  1. 如何学习基于ARM平台的嵌入式系统（二）

  2. 学ARM，从硬件上讲，一方面就是学习接口电路设计，另一方面就是学习汇编和C语言的板级编程。如果从软件上讲，就是要学习基于ARM处理器的操作系统层面的驱动、移植了。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：73kb
    • 提供者：weixin_38660295

  1. 嵌入式系统/ARM技术中的MIPS - Lauterbach TRACE32工具的新增支持功能可简化MIPS 和ARM CPU 结合设计的调试工作

  2. Mips和领先的微处理器开发工具供应商 Lauterbach宣布，两家公司已开始合作使 Lauterbach广受欢迎的 TRACE32工具能够更轻松地为 MIPS异构 CPU系统或结合 MIPS CPU 与 ARM CPU 的系统进行调试。Lauterbach将在即将举行的全球嵌入式大会（Embedded World Conference and Exhibition）上展示这套解决方案。 　　Lauterbach的 TRACE32是一套模块化微处理器开发工具，可为嵌入式设计提供整合调试环境。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：95kb
    • 提供者：weixin_38683193

  1. 嵌入式系统/ARM技术中的基于多核芯片S698PM的JTAG应用

  2. 摘 要:         经过几十年SoC系统设计技术的快速发展, SOC芯片内部频率越来越快，编写及运行程序越来越大。在测试及调试过程中，用传统UART串口下载及调试程序，在速度、打印等方面呈现出诸多不便；而且该端口在SOC/FPGA研发领域中不通用，而JTAG接口却圆满地解决了上述两个问题。         关键词:        系统级芯片（SOC）；知识产权（IP）；JTAG；S698PM多核芯片； AMBA总线；       Abstra

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：449kb
    • 提供者：weixin_38640985

  1. 基于Zynq-7000的自动化监测系统BSP设计与实现

  2. 实现一种基于Zynq-7000全可编程片上系统（AP SoC）的板级支持包（BSP）设计方法及应用流程。该BSP设计主要面向工业自动化监测领域，提供了一种行之有效的嵌入式系统BSP实现流程，有利于提高工业自动化监测系统的开发效率。针对使用串行通信方式的工业监测设备，设计面向小型自动化监测系统的FPGA工程,并使用专门针对基于FPGA的片上系统而设计的PetaLinx工具构建嵌入式Linux系统。最后通过自行研制的基于Zynq XC7Z010系列型号芯片的硬件平台验证了BSP设计的正确性及稳定性。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：454kb
    • 提供者：weixin_38629206

  1. 嵌入式系统/ARM技术中的2017年一定要关注ARM这三大技术

  2. ARM作为全球领先的IP供应商，凭借其核心优势，在移动设备时代，混的风生水起。而近年来随着设备转变的需求，ARM也针对性的做了提高，推出更适合的高效能产品。我们来盘点一下2017年不能错过ARM的三大技术：      获得Trust Zone加持的ARMv8-M      ARM:registered: TrustZone:registered: 是针对片上系统（SoC）设计的系统级安全技术，它基于硬件，内置于CPU和系统内核，为半导体芯片设计师设计设备安全性能（如可信根

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：447kb
    • 提供者：weixin_38654415

  1. 嵌入式系统/ARM技术中的飞思卡尔创新技术实现低功率MCU设计

  2. MCU（Micro Control Unit）中文名称为微控制单元，又称单片微型计算机（Single Chip Microcomputer）或者单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时计数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。 　　MCU按其存储器类型可分为无片内ROM型和带片内ROM型两种。对于无片内ROM型的芯片，必须外接EPROM才能应用（典型芯片为8031）。带片内ROM型的芯片又分为片内EPR

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：282kb
    • 提供者：weixin_38748721

  1. 嵌入式系统/ARM技术中的SoC的另类设计哲学：可组态性处理器IP

  2. 随着工艺技术的发展，深亚微米（DSM）使系统级芯片更大更复杂。这种综合方法将遇到新的问题，因为随着工艺向0.18微米或更小尺寸发展，需要精确处理的不是门延迟而是互连线延迟。再加之数百兆的时钟频率，信号间时序关系十分严格，因此很难用软的RTL综合方法达到设计再利用的目的。 　　数百万门规模的系统级芯片设计，不能一切从头开始，要将设计建立在较高的层次上。需要更多地采用IP复用技术，只有这样，才能较快地完成设计，保证设计成功，得到价格低的SOC,满足市场需求。 　　建立在芯核基础上的系统级芯片设计，使

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：158kb
    • 提供者：weixin_38500607

  1. 通信与网络中的基于ZigBee和红外技术的病房监护系统设计

  2. 摘 要：针对传统病房监护系统中存在的弊端，提出一种利用无线传感器网络（WSN）构建病房监护系统的设计方案。利用TI 公司的ZigBee 单芯片解决方案CC2430 和适量外围电路设计传感器节点，ST 公司的STR912 处理器及适量外围器件设计中心控制节点，结合红外收发模块实现对患者房间级的定位。采用TI 公司的ZigBee 协议栈作为WSN 节点软件平台，嵌入式实时操作系统μC/OS- II、TCP/IP 协议栈LwIP 构建网关软件开发平台，实现了利用TCP/IP 模块进行数据的可靠传输以及

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：207kb
    • 提供者：weixin_38664989

  1. 赛普拉斯推出集成设计环境PSoC Designer 5.0

  2. 赛普拉斯(Cypress)推出首款也是唯一在单个封装中包括无代码与高级语言编程模式的集成设计环境 PSoC Designer 5.0。赛普拉斯将PSoC Express 可视化嵌入式系统设计工具与功能齐全的 PSoC Designer 软件进行完美结合，创建了一个全新的设计范例。现在用户可以在拖放式可视化设计模式（系统级浏览）下开始项目设计，然后移入 C 语言（芯片级浏览）进行基于代码的设计，以精调并定制他们的项目，而所有这些步骤均可用一个 PSoC Designer 5.0 工具来完成。

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：83kb
    • 提供者：weixin_38542223

  1. 嵌入式系统/ARM技术中的嵌入式同步时钟系统的设计与实现详解

  2. 同步时钟系统是同步设备中实现同步通信的核心，因此，要实现数字同步网的设备同步就要求同步时钟系统一方面要能提供精确的定时同步，另一方面还要能方便实现网络管理中心对同步时钟的管理。本文详细介绍了利用嵌入式微控制器ＭＳＰ４３０单片机和数字锁相环（ＤＰＬＬ）来实现嵌入式同步时钟系统的方案和设计实例。 　　系统总体结构 　　同步设备的同步时钟系统要求能达到３级时钟标准，可使用从ＳＤＨ网络上提取的时钟或外部时钟源来作为同步的基准时钟信号，同时也可以通过时钟模块自振来产生时钟信号。产生的这些同步时钟信号为

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：152kb
    • 提供者：weixin_38708223

  1. 嵌入式系统/ARM技术中的PMC-Sierra新推1.8 GHz主频双CPU核 64位MIPS-Powered多处理器和DDR2

  2. PMC-Sierra公司在的秋季处理器论坛（Fall Processor Forum）上发布了其第三代高集成64位MIPS-Powered多处理器。这款RM11200处理器采用PMC-Sierra业经验证的系统级芯片（Soc）平台设计方案和90纳米CMOS制程工艺，集成两个全新设计的1.8 GHz E11K CPU核心，并采用了高速内存和I/O接口，其中包括两个DDR2、两个PCI Express、四个千兆以太网端口和HyperTransport（参见图1）。RM11200处理器在设计上为客户提

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：66kb
    • 提供者：weixin_38684335

  1. 嵌入式系统/ARM技术中的Xilinx发布新一代完整的嵌入式处理平台

  2. Xilinx宣布推出新一代嵌入式处理解决方案，致力于在范围广泛的多种应用领域，为设计人员提供增强的系统级性能、更大的灵活性和更高的设计环境生产力。新平台基于增强的32至128位处理器局部总线（PLB）（IBM CoreConnect总线标准组件），为满足将来的性能和特性需求提供了更高的性能和可扩展能力。屡获殊荣的MicroBlaze 32位处理器还率先提供了可编程存储器管理单元（MMU），支持商业级操作系统，同时嵌入式开发套件（EDK）9.2版为新平台提供了丰富的升级IP和设计工具支持。 　

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：67kb
    • 提供者：weixin_38748556

  1. 关于可编程系统级芯片（SoPC）应用设计的工具要求

  2. 对可编程系统级芯片(SoPC)的开发而言，仅仅依靠可编程器件(PLD)在规模和速度方面的进步，依靠使用方便的嵌入式处理器内核，以及依靠其他的IP内核本身是不够的。通过解决系统级的复杂问题，使PLD技术在产品面市时间方面带来好处，需要一种清晰的系统层次的构造方法。 　　过去， PLD的用户喜爱MAX+PLUS II的集成化特点(一个完全集成的设计实体，包括设计输入、综合、仿真、布局布线和时序分析)，今天，同样还是那些用户，却要求的综合工具、的仿真工具和的时序分析工具。PLD布局布线工具必须以某

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：84kb
    • 提供者：weixin_38544152

  1. 采用FPGA的嵌入式系统XBD文件设计

  2. 1 开发流程 　　MHS和MSS文件都是根据系统要求在EDK环境下生成的。MHS文件包含了对整个嵌入式系统的定义，包括处理器、总线、外围设备、地址空间等，用于整个硬件平台的综合、实现；MSS文件包含了操作系统、设备驱动等信息，将其输入到库生成器（Libgen），产生应用程序中需要的驱动程序及Xilinx的调用库。  嵌入式开发软件EDK为设计人员提供了自动化的设计向导--BSB（Base System Builder），可以指引工程师快速完成整个设计过程。在利用BSB创建嵌入式系统过程中，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：404kb
    • 提供者：weixin_38714761
« 12 3 4 5 6 7 8 9 10 »