注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8mb
    • 提供者：zt839486421

  1. Altera FIFO开发资料

  2. altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：12mb
    • 提供者：originator

  1. ARM+FPGA+多DSP的嵌入式实时图像处理系统.pdf

  2. 介绍了一款通用的嵌入式图像处理系统的设计方法。系统采用FPGA设计FIFO实现 ARM与多DSP的高速数据传输方法。实验结果表明，所设计的多DSP协同工作的实时嵌入式图像 处理系统，其工作性能稳定、数据处理能力强，适用于高端的雷达信号处理、电子对抗、超声图像处理 等场合。

  3. 所属分类：硬件开发

    • 发布日期：2020-01-27
    • 文件大小：1mb
    • 提供者：drjiachen

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. 基于DSP的嵌入式 FIFO 数据传输系统设计

  2. 本文以dMAX和EMIF接口的数据传输为例，介绍嵌入式FIFO的设计、配置及其使用。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：80kb
    • 提供者：weixin_38690376

  1. 基于DSP-dMAX的嵌入式FIFO数据传输系统设计

  2. 嵌入式设备由于具有硬件可在线配置，实现灵活等特点，使得其应用越来越广泛。尤其在基于FPGA的硬件系统中应用较多，目前在许多产品中实现了嵌入式网口、嵌入式PCI/PCI-E、嵌入式USB等各种模块。但在DSP中实现嵌入式设备还比较少，一般DSP都直接集成这些设备模块，用户选择不同型号的DSP芯片以满足产品应用要求。但对于一些较为特殊的嵌入式设备，DSP也可以实现该功能。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：173kb
    • 提供者：weixin_38720978

  1. 基于DSP-dMAX的嵌入式FIFO 数据传输系统设计

  2. dMAX的特有结构使得其可以实现嵌入式FIFO。本文介绍了基于C6727B的dMAX的基本结构以及基于dMAX的嵌入式FIFO软硬件设计，设置通用GPIO引脚作为中断，为了加快FIFO的传输速率，使用突发读写方式进行数据传输。嵌入式FIFO的实现，使得DSP和外部设备的通信更加方便和快捷，而且不需要CPU的参与，减轻了CPU的负担，CPU可以专注于复杂的算法处理。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：160kb
    • 提供者：weixin_38506713

  1. 基于MC8051内核的便携幅频特性测试仪设计

  2. 为满足实际工程应用的需要，研制了以嵌入式MC8051内核为核心技术的便携式幅频特性测试仪。系统以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件处理核心，以MC8051内核作为用户交互界面设计的控制核心。采用“正弦查找表IP核+D/A”的方式实现DDS技术并产生系统扫频信号，以异步FIFO作为FPGA与MC8051内核之间数据传输的缓存模块，同时采用TFT彩屏液晶进行显示界面设计。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：247kb
    • 提供者：weixin_38595356

  1. 嵌入式 FIFO 数据传输系统设计

  2. 嵌入式设备在DSP中实现嵌入式设备还比较少，一般DSP都直接集成这些设备模块，用户选择不同型号的DSP芯片以满足产品应用要求。但对于一些较为特殊的嵌入式设备，DSP也可以实现该功能。本文以dMAX和EMIF接口的数据传输为例，介绍嵌入式FIFO的设计、配置及其使用。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：224kb
    • 提供者：weixin_38616120

  1. 嵌入式FIFO数据传输系统设计

  2. 嵌入式设备在DSP中实现嵌入式设备还比较少，一般DSP都直接集成这些设备模块，用户选择不同型号的DSP芯片以满足产品应用要求。但对于一些较为特殊的嵌入式设备，DSP也可以实现该功能。本文以dMAX和EMIF接口的数据传输为例，介绍嵌入式FIFO的设计、配置及其使用。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：226kb
    • 提供者：weixin_38663733

  1. 基于ARM+FPGA+多DSP的嵌入式实时图像处理系统

  2. 介绍了一款通用的嵌入式图像处理系统的设计方法。系统采用FPGA设计FIFO实现ARM与多DSP的高速数据传输方法。实验结果表明，所设计的多DSP协同工作的实时嵌入式图像处理系统，其工作性能稳定、数据处理能力强，适用于高端的雷达信号处理、电子对抗、超声图像处理等场合。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：439kb
    • 提供者：weixin_38550834

  1. 嵌入式实时图像处理系统中SDRAM控制器的实现

  2. 嵌入式实时图像处理系统中SDRAM控制器的实现,介绍一种用于嵌入式实时图像处理系统的SDRAM控制器的实现方案。根据实时系统对数据传输速率及连续性的要求，将SDRAM配置为全页突发操作模式，并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器。为配合SDRAM的全页操作模式，并充分利用其高速读写性能，将FIFO设计为基于乒乓操作的流水线结构，实现了数据的无缝缓存。将该方案用于实时红外热成像系统，经实验结果表明，该SDRAM控制器执行效率高，占用资源少，可移植性强。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：740kb
    • 提供者：weixin_38689027

  1. 嵌入式系统/ARM技术中的应对嵌入式系统设计中的接口不兼容性

  2. 就像圣经里描述的巴别塔语言障碍一样，现代系统设计人员同样也面临着全球不同 IC 厂商和标准机构所定义的通用接口/协议之间不兼容的问题。 　　自上世纪 60 年代初 IBM 推出具备 8 位 ASCII 代码存储的计算机，以及 Gordon Bell 设计出可让 PDP 系列计算机在 MCU 和外设之间传输数据的通用异步收发器 (UART) 以来，数字通信协议的数量就在不断增长。UART 的主要特点是简单易用，标准通用，使用寿命长，而且通过编程选项可以提供多通道的灵活性。UART 通过内置的故障

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：148kb
    • 提供者：weixin_38629303

  1. EDA/PLD中的基于FPGA的嵌入式系统USB接口设计

  2. 摘要：设计基于FPGA的IP-BX电话应用系统，用于传统的电话网络(PSTN)与PC机之间的接口连接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，为基于FPGA的嵌入式系统与PC机之间提供数据和命令通道，从而可满足PC机与FPGA之间数据与命令的高速传输，实现PSTN与PC机之间的电话通信。硬件调试结果表明系统工作稳定，通话质量满足要求。 　　通用串行总线USB(Universal Serial Bus)是应用于PC领域的接口技术，已得到

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：228kb
    • 提供者：weixin_38656400

  1. 基于散列DMA的高速串口驱动设计

  2. 1  概  述 　　由于串口在电报通信、工控和数据采集等领域有着广泛的应用，绝大多数嵌入式处理器都内置了通用异步收发器(UART)。UART数据传输主要通过中断或DMA的方式实现。 　　中断方式是在接收到数据或需要发送数据时产生中断，在中断服务程序中读写UART的缓冲区(FIFO)实现数据传输。由于串口通信速率一般比较低(典型值不超过115 200 bps)，大多数嵌入式系统都采用中断方式来传输串口数据。然而，中断服务程序需要占用CPU的时间，而串口速度的提升也必将导致CPU更频繁地响应UA

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：148kb
    • 提供者：weixin_38713801

  1. 散列DMA设计的高速串口驱动技术

  2. 1  概  述 　　由于串口在电报通信、工控和数据采集等领域有着广泛的应用，绝大多数嵌入式处理器都内置了通用异步收发器(UART)。UART数据传输主要通过中断或DMA的方式实现。 　　中断方式是在接收到数据或需要发送数据时产生中断，在中断服务程序中读写UART的缓冲区(FIFO)实现数据传输。由于串口通信速率一般比较低(典型值不超过115 200 bps)，大多数嵌入式系统都采用中断方式来传输串口数据。然而，中断服务程序需要占用CPU的时间，而串口速度的提升也必将导致CPU更频繁地响应UA

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：149kb
    • 提供者：weixin_38508549

  1. 嵌入式系统/ARM技术中的基于PCI总线的雷达视频采集方案

  2. 摘要：分析了雷达视频采集的必要性和意义，介绍了通过PCI实现高速雷达视频信号的采集实现方案，并分析了方案中的各个模块的功能。 关键词：雷达视频 数据采集 PCI PC机 在传统的雷达显示终端中所涉及到的视频信号是模拟的，随着计算机技术和IC技术的不断发展，使这种模拟信号的数字化成为可能，使得雷达视频的存储和远距离传输成为可能，并在实际中得到越来越多的应用。在基于这种技术背景下开展了相应的研究。1 视频采集方案可行性分析 方案的设计主要考虑雷达视频带宽，即距离分辨率。在采集卡部分影响带宽的

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：77kb
    • 提供者：weixin_38500607

  1. 嵌入式系统/ARM技术中的基于PCI总线的高速实时数据采集系统

  2. 摘 要：本文介绍了一种基于PCI总线的高速实时数据采集系统的设计与实现方法，主要讨论了高速数据采集的存储与传输的硬件解决方案，以及该系统的控制逻辑的实现，最后给出了控制逻辑仿真波形。关键词：PCI总线；CPCI总线；高速实时数据采集；FIFO；CPLD 引言目前的大多数雷达信号处理机都是采用自定义总线，不具有通用性，每进行一些系统功能的改变就需要大量的硬件改动。而CPCI总线作为一种新兴的工业总线，其采用了PCI总线的电气特性以及VME总线的物理特性，兼具了二者的优点，正在不断的推广应用。

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：85kb
    • 提供者：weixin_38731145

  1. 嵌入式系统/ARM技术中的基于PCI总线的测控卡的设计

  2. 基于PCI总线的测控卡的设计 [日期：2005-8-18] 来源：电子技术应用  作者：张 德 马淑芬 吴嗣亮 [字体：大 中 小] 　     摘要：介绍了一种基于PCI总线的测控板卡的设计，使用PCI9054实现总线控制，利用FPGA实现测控板卡的发送逻辑、接收逻辑和数据缓冲功能，并采用了乒乓FIFO；最后给出了用WinDriver编写设备驱动程序的方法。     关键词：PCI9054 FPGA 状态机 乒乓FIFO WinDriver PCI总线是一种高性能的局

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：91kb
    • 提供者：weixin_38642636

  1. 基于FPGA的嵌入式系统USB接口设计

  2. 摘要：设计基于FPGA的IP-BX电话应用系统，用于传统的电话网络(PSTN)与PC机之间的接口连接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，为基于FPGA的嵌入式系统与PC机之间提供数据和命令通道，从而可满足PC机与FPGA之间数据与命令的高速传输，实现PSTN与PC机之间的电话通信。硬件调试结果表明系统工作稳定，通话质量满足要求。 　　通用串行总线USB(Universal Serial Bus)是应用于PC领域的接口技术，已得到

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：303kb
    • 提供者：weixin_38601103
« 12 »