注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. sram读取控制verilog代码

  2. sram存储器的读取代码，已测试，为一个FPGA的下载工程。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-19
    • 文件大小：231kb
    • 提供者：fzdxlym

  1. VHDL和Verilog代码互转工具

  2. VHDL和Verilog代码互转工具，对EDA工程人员会有很大的帮助。免得你学习两种语法

  3. 所属分类：其它

    • 发布日期：2009-09-16
    • 文件大小：3mb
    • 提供者：ywwang123

  1. Verilog课程设计工程文件以及源代码

  2. 基于Verilog设计的"时钟"工程文件,quatus打开即可。

  3. 所属分类：专业指导

    • 发布日期：2010-01-06
    • 文件大小：839kb
    • 提供者：luoruhao

  1. 入门VGA Verilog代码，ISE，Xilinx FPGA

  2. 很适合新手，代码简单易懂，是ISE工程，Spartan-3E入门板

  3. 所属分类：硬件开发

    • 发布日期：2010-09-03
    • 文件大小：405kb
    • 提供者：mobaojian

  1. 公司开发的i2c所有功能的Verilog代码

  2. 公司开发的i2c所有功能的Verilog代码，有需求的可自己下载使用，工程文件

  3. 所属分类：C

    • 发布日期：2010-09-21
    • 文件大小：736kb
    • 提供者：myx0709

  1. Verilog实现旋转按钮控制八个LED灯移动方向

  2. Spartan-3E实验板基于Verilog实现旋转按钮控制八个LED灯移动方向。完整的verilog代码及ISE工程文件！

  3. 所属分类：其它

    • 发布日期：2011-07-05
    • 文件大小：293kb
    • 提供者：x400t

  1. 用verilog代码编写的SDI测试图

  2. 用verilog代码编写的SDI测试图，带有完整的工程文件，很有参考价值！

  3. 所属分类：硬件开发

    • 发布日期：2012-05-22
    • 文件大小：777kb
    • 提供者：lingfeng4321

  1. tlc5540采样的示波器verilog代码

  2. FPGA采用tlc5540采样的示波器设计的verilog代码工程，可直接综合下载至FPGA的芯片中。

  3. 所属分类：其它

    • 发布日期：2015-05-04
    • 文件大小：4mb
    • 提供者：gygy12332

  1. max118采样的示波器verilog代码

  2. FPGA采用tlc5540采样的示波器设计的verilog代码工程，可直接综合下载至FPGA的芯片中。

  3. 所属分类：其它

    • 发布日期：2015-05-04
    • 文件大小：7mb
    • 提供者：gygy12332

  1. 高速缓存(Cache)的Verilog代码

  2. 该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略： 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在解决数据读外，还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作，主存使用dram_ctrl

  3. 所属分类：嵌入式

    • 发布日期：2015-05-18
    • 文件大小：6kb
    • 提供者：zdinanyang

  1. ARM高速缓存(Cache)Verilog代码 包含ISE工程

  2. 该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，附带可运行的ISE工程文件，Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略： 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在解决数据读外，还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作

  3. 所属分类：硬件开发

    • 发布日期：2015-05-31
    • 文件大小：2mb
    • 提供者：zdinanyang

  1. verilog延时模块

  2. 硬件verilog代码写得，很好用在实际工程中大规模应用过，有用需求的可以下来看看

  3. 所属分类：硬件开发

    • 发布日期：2015-07-07
    • 文件大小：1kb
    • 提供者：onlypinocchio

  1. 流水灯verilog代码

  2. 流水灯verilog代码，一个简单工程，适合verilog初学者上手。

  3. 所属分类：嵌入式

    • 发布日期：2017-11-27
    • 文件大小：5mb
    • 提供者：thescam

  1. 接口初始化Verilog代码.rar

  2. 之前一直有网友吐槽CMOS摄像头的初始化使用NIOS来进行初始化，由于绝大多数网友对NIOS的操作并不熟练，因此无法使用我们提供的工程进行更多的自主开发，小梅哥在今天，把这个控制器写了出来，在AC620开发板上进行了测试，能够成功的完成OV5640摄像头的初始化工作，大家有需要的可以拿去使用。附件还提供了两个使用该控制器在AC620开发板上实现摄像头OV5640/OV7670采集，SDRAM存储，5/4.3寸/VGA触摸屏显示的工程，可以作为大家使用该控制器时候的参考。注意，两个摄像头的初始化模

  3. 所属分类：硬件开发

    • 发布日期：2020-02-14
    • 文件大小：301kb
    • 提供者：zgmxs

  1. sram读取控制verilog代码

  2. sram存储器的读取代码，已测试，为一个FPGA的下载工程。 sram存储器的读取代码，已测试，为一个FPGA的下载工程。

  3. 所属分类：硬件开发

    • 发布日期：2020-01-18
    • 文件大小：228kb
    • 提供者：aaaazzzz520

  1. FPGA串口接收和发送 verilog代码

  2. 上传的工程是Quartus 17.1的，Verilog 代码，功能是串口不停发送1-255的数字，然后把串口接收到的数据打印。同时LED1上电后开始1s频率呼吸，当收到“aa”时LED2开始1s频率呼吸，收到“bb”时LED2熄灭。0积分分享给大家，本人初学者一枚。

  3. 所属分类：硬件开发

    • 发布日期：2020-01-15
    • 文件大小：22mb
    • 提供者：Ysu_edu

  1. verilog代码风格VerilogCodingStyle

  2. verilog代码风格VerilogCodingStyle目录 Verilog hdl程序风格指导 目录 1.引言. 般的指导方针 命名规则 注释 格式 ·· 有限状态机实现风格 文件和目录结构 13444566777 3.逻辑实现.. 设计方法 组合逻辑… 时序逻辑 4. Verilog结构 赋值 always块 ······:4·····.·····.+·::·:···+·4··· ..···· 语句 if-then-else语句 端口声明 13 函数( function)和任务(task)

  3. 所属分类：硬件开发

    • 发布日期：2019-09-02
    • 文件大小：466kb
    • 提供者：drjiachen

  1. Verilog 代码编写

  2. 数字IC培训课程体系 课程 内容 课时（每课时两节课） 第一阶段，语言及工具基础。 Verilog/VHDL 复习基本编程语言，熟练掌握基本模块的RTL设计流程。 2课时 ISE/vivado 工具的使用， coregenerator、DCM等功能使用，top文件编写，基本的综合、布局布线、约束、错误排查，bit文件生成/下载。 3课时 Modsim/VCS 仿真工具基本功能介绍，仿真程序编写，仿真时序分析 2课时 Synplify/DC 熟悉基本综合工具使用，讲解FPGA与ASIC的区别（cl

  3. 所属分类：硬件开发

    • 发布日期：2019-09-01
    • 文件大小：195kb
    • 提供者：drjiachen

  1. 基于FPGA边缘识别算法的Verilog代码实现 灰度值转换 3*3矩阵生成 Sobel算法实现

  2. 基于FPGA边缘识别算法的Verilog代码实现 灰度值转换 3*3矩阵生成 Sobel算法实现 ，详细讲解可参考本人博客本文链接：https://blog.csdn.net/weixin_44580647/article/details/106658899。本工程在Quartus13.0 编写 ，其它版本只需要对IP核重新编辑，不用修改内容，直接点结束即可编译。

  3. 所属分类：硬件开发

  1. sram读取控制verilog代码

  2. sram存储器的读取代码，已，为一个FPGA的下载工程。 sram存储器的读取代码，已，为一个FPGA的下载工程

  3. 所属分类：硬件开发

    • 发布日期：2020-06-21
    • 文件大小：228kb
    • 提供者：VCdemons
« 12 3 4 5 6 7 8 »