注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. turbo c语言 lte标准 并行译码

  2. 用c语言实现LTE标准下的编码，噪声，并行译码。 采用分块滑动窗的方式译码

  3. 所属分类：C

    • 发布日期：2010-05-14
    • 文件大小：6kb
    • 提供者：tianchengzhi

  1. 无损压缩编码的关联性框架模型

  2. 摘　要　通过信源符号之间的时序关系、并行关系、或因果关系的分析方法,为信源符号之间的相关性结构构建了基于 关联性框架的统一模型。在该模型框架下分析得出游程编码属于信源并行关系结构、词典编码属于信源因果关系结构、自 适应Huffman 编码属于信源时序关系结构的结论。不仅为这些无损压缩编码编码方法提供了一个统一描述途径。也为进 一步改进关联性编码提出了新的思路。 关键词　无损压缩编码(LCC) 　相关性　关联性　框架模型

  3. 所属分类：专业指导

    • 发布日期：2010-07-21
    • 文件大小：105kb
    • 提供者：sd_junxi

  1. EBCOT双上下文窗口并行编码及FPGA实现

  2. jpeg2000 ebcot\EBCOT双上下文窗口并行编码及FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：121kb
    • 提供者：dankin

  1. 基于 FPGA 的高速图像压缩编码器设计与实现

  2. 为解决高分辨率遥感图像和医学图像的实时压缩问题， 提出一种适合 FPGA 实现的无链表小波零树压缩算法， 通过预处理和主处理过程分解实现了并行流水编码结构。 利用 Altera 公司的DE3 开发平台完成了算法验证 ， 实现了 200MP / s 的处理能力 ， 可支持 4096 × 2048 分辨率的灰度图像25 帧 /s 的实时编码 。

  3. 所属分类：嵌入式

    • 发布日期：2011-08-19
    • 文件大小：407kb
    • 提供者：mouse2009gg99

  1. ( 一种基于帧间和帧内宏块级的X264并行编码算法.pdf )

  2. ( 一种基于帧间和帧内宏块级的X264并行编码算法.pdf )

  3. 所属分类：C

    • 发布日期：2011-10-11
    • 文件大小：1mb
    • 提供者：chenkai313

  1. JPEG高速编码芯片的设计

  2. 基于FPGA 自行设计了J PEG图像压缩编码芯片,通过改进算法,优化结构,在合理利用硬件资源的条件 下,有效挖掘出算法内部的并行性。设计了专用的CSD 乘法器,精简的DCT 运算电路单元, 以及查找表的编码方 式,提高了运算速度节省了芯片的逻辑资源。整个设计通过EDA 软件进行了逻辑综合及功能与时序仿真。综合 和仿真结果表明:该设计在速度和资源利用方面均达到了较好的状态,可满足实时J PEG图像压缩的要求。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-24
    • 文件大小：296kb
    • 提供者：westhorn

  1. 基于同构多核处理器的H.264多粒度并行编码器.pdf

  2. H．264码率低和视频质量高的优越性能以增加编码计算的复杂度为代价，如何开发适用于多核处理器平 台的并行编码算法是提高其编码速度的重要研究内容，对于满足高清视频实时传输和大规模共享具有十分重要的 意义．利用H．264开源编码器项目X264，在片级和数据级并行编码算法的基础上，通过分析图像帧之间的参考关 系，提出并实现了B帧个数可变的帧级并行算法；根据宏块之间的参考关系，设计了一种类似流水线的宏块级并行 方法；基于Intel同构多核平台，提出融合帧级、片级、宏块级和数据级4种不同粒度的并行编码方

  3. 所属分类：其它

    • 发布日期：2012-11-24
    • 文件大小：720kb
    • 提供者：coolzpl001

  1. 视频编码芯片的设计方法

  2. 视频编码芯片的设计方法，仅供参考，注重理论，VLSI设计方法，视频信号处理器的并行结构等

  3. 所属分类：嵌入式

    • 发布日期：2012-12-12
    • 文件大小：214kb
    • 提供者：hangdian_sunny

  1. H. 264编码器在TMS320DM642平台上的底层优化

  2. H. 264编码器在TMS320DM642平台上的底层优化。上海交通大学 图像处理与模式识别研究所。摘要：在分析H.264 编码器的结构和复杂度之后,提出了结合TMS320DM642性能特点的一些优化方法。这些方法提高了程序代码的并行性和存储器的访问效率,其中重点介绍了算法中比较耗时的半像素插值、绝对误差和(SAD)等关键模块的线性汇编优化。通过实验结果表明,优化过的编码器基本可以实现CIF 格式视频流的实时编码。关键词：TMS320DM642 ;H.264;编码器;DSP;汇编优化

  3. 所属分类：硬件开发

    • 发布日期：2008-08-07
    • 文件大小：233kb
    • 提供者：yousung

  1. 并行算术编码

  2. 这是一个理想的基于共享内存式设计的算术编码的并行算法的文档，介绍了算术编码的并行化思想

  3. 所属分类：专业指导

    • 发布日期：2013-01-10
    • 文件大小：103kb
    • 提供者：wangruqin1986

  1. 关于并行编码的资料 很好的资料啊很好的资料啊

  2. 很好的资料啊很好的资料啊很好的资料啊很好的资料啊很好的资料啊很好的资料啊很好的资料啊

  3. 所属分类：专业指导

    • 发布日期：2008-08-25
    • 文件大小：3mb
    • 提供者：kevzong

  1. 一种基于帧间和帧内宏块级的X264并行编码算法

  2. ：结合H．264编码标准对X264编码器进行了分析与研究，目的在于提高编码速度，增强X264 的实时性。在重点分析了宏块间数据依赖关系的情况下，针对帧间宏块级多线程并行编码的特点，本文提 出了一种基于帧间和帧内宏块级的多线程并行编码算法。该算法在原有的帧间宏块级多线程并行编码的 基础上，遵循宏块之间的空间相关性，为I帧内每行宏块创建单独的线程，实现了帧间和帧内宏块级并行 编码，达到了多粒度并行的效果。实验结果表明，该算法在视频序列能够有效地编码和保持峰值信噪比变 化不大的情况下，提高了编码的加

  3. 所属分类：网络设备

    • 发布日期：2013-10-12
    • 文件大小：377kb
    • 提供者：en_12300

  1. 哈弗曼编码 cuda并行编程

  2. 哈弗曼编码的并行编程 1 统计文本中ascii码字符出现的频率 2 串行构建哈弗曼树及对应哈弗曼编码词典 3 并行对文本编码 4 将并行的编码合并

  3. 所属分类：C

    • 发布日期：2014-04-24
    • 文件大小：98kb
    • 提供者：hzq20081121107

  1. CPU&GPU的并行编程比较

  2. 从软件编码，硬件实现，操作系统支持的角度介绍 OpenCL+GPU 并行编程和 CPU多线程并行编程的不同点, 以加深听众对 OpenCL+GPU 并行编程的理解。

  3. 所属分类：讲义

    • 发布日期：2014-05-29
    • 文件大小：15kb
    • 提供者：zhangoi391

  1. 基于TMS320C6678的H.264图像压缩编码技术研究.pdf

  2. TMS320C6678首先，论文阐述了图像压缩标准和图像压缩实现技术现状，从多种压缩标准和实现技术中选取 x264 开源代码加多核 DSP 模式实现 H.264 标准的图像压缩。其次，介绍了 TMS320C6678 的硬件结构、软件编程结构、核间通信模型、并行调度方案以及多核加载模式，为后面 x264 代码的并行与优化以及压缩平台上电自起奠定了基础。然后，对 H.264 图像压缩标准以及并行算法相关知识展开说明。从图片组、帧、片以及宏块四个层次对 H.264 的并行压缩编码技术进行了分析，通过对

  3. 所属分类：嵌入式

    • 发布日期：2020-08-29
    • 文件大小：9mb
    • 提供者：qq_33878427

  1. CCSDS标准低并行度高速LDPC编码方案

  2. 提出了一种基于CCSDS标准的低并行度高速LDPC编码结构设计方案。该编码结构通过对输入的待编码信息插“0”和改变校验矩阵的循环子矩阵结构实现了CCSDS标准中的7/8码率编码方案的奇偶并行编码，且编码结果奇偶并行输出。在编码器的编码速率需求和编码器实现的硬件资源开销上达到平衡。仿真和实现的结果表明，该低并行度编码结构的设计相对于其他7/8码率串行编码结构设计，在增加少量的硬件开销的条件下，获得双倍的编码速率。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：686kb
    • 提供者：weixin_38686860

  1. 一种RCN223绝对式编码器通讯接口设计与实现

  2. 光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的传感器。这是目前应用最多的传感器，光电编码器是由光栅盘和光电检测装置组成。光栅盘是在一定直径的圆板上等分地开通若干个长方形孔。由于光电码盘与电动机同轴，电动机旋转时，光栅盘与电动机同速旋转，经发光二极管等电子元件组成的检测装置检测输出若干脉冲信号，通过计算每秒光电编码器输出脉冲的个数就能反映当前电动机的转速。此外，为判断旋转方向，码盘还可提供相位相差90º的两路脉冲信号。 　　世界各国的绝对式编码器生产厂家大多

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：187kb
    • 提供者：weixin_38569675

  1. 基于FPGA的绝对式编码器通信接口设计

  2. 0引言光电码盘是一种基本的位置、速度检测反馈单元，非常广泛地应用于变频器、直流伺服、交流伺服等系统的闭环控制中。为了减小体积，绝对式编码器一般采用串行通信方式输出绝对编码，针对伺服电机控制等高端场合，为了满足快速的电流环、速度环、位置环的控制需要，编码输出的速度又应该非常快，这些不利因素都对绝对式编码的接收增加了难度。绝对式编码器厂家大多为其编码器配套了接收芯片，实现串行编码到并行编码的转换，便于控制器的读取操作。但是此类芯片通常价格比较昂贵，大约占绝对式编码器价格的四分之一。目前国内外高端交流

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：281kb
    • 提供者：weixin_38721405

  1. 高效的H．264并行编码算法

  2. 摘要： CABAC是H．264／AVC视频压缩标准主要档次中采用的熵编码机制，结合RDO模式选择技术，可以降 低2o％的编码码率，但是编码器计算复杂度却同时大大增加．对算法进行并行化是有效加快编码速度的方法，但是， 由于CABAC具有自适应编码的特点和RDO模式选择对熵编码的使用，使得顺序编码的宏块之间存在着严格的数据 相关性，限制了并行编码算法的开发．本文结合基于宏块区域划分的数据级并行编码机制MBRP和码率估计技术，为 采用CABAC熵编码机制的H．264编码算法提供了一种高效的并行编码方案

  3. 所属分类：其它

    • 发布日期：2009-09-02
    • 文件大小：445kb
    • 提供者：lbaihao

  1. 多核平台上实时UHD视频编码器的高效并行友好速率控制

  2. 速率控制（RC）是对编码器性能产生重大影响的关键技术。 并行视频编码框架已广泛用于超高清（UHD）实时视频编码中。 但是，大多数RC算法主要关注速率失真（RD）性能，而没有考虑多核平台上的并行数据依赖性和实现复杂性。 在本文中，我们提出了一种并行友好的RC算法，该算法已在并行H264 / AVC UHD视频编码器上实现。 所提出的RC算法的显着之处在于帧的比特分配是并行编码和低复杂度。 实验结果表明，与恒定量化参数（CQP）的编码方式相比，所提出的速率控制算法具有较高的RC精度和良好的缓冲区控制

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：214kb
    • 提供者：weixin_38636763
« 12 3 4 5 6 7 8 9 10 ... 30 »