注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 并行FIR的FPGA实现

  2. 并行算法的文献，我研究了一下，有一定的参考价值！

  3. 所属分类：硬件开发

    • 发布日期：2009-11-03
    • 文件大小：166kb
    • 提供者：zhouguohui2009

  1. FIR数字滤波器分布式算法的原理及FPGA实现

  2. 在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。

  3. 所属分类：其它

    • 发布日期：2010-01-07
    • 文件大小：582kb
    • 提供者：zxzbxd

  1. EBCOT双上下文窗口并行编码及FPGA实现

  2. jpeg2000 ebcot\EBCOT双上下文窗口并行编码及FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：121kb
    • 提供者：dankin

  1. crc24校验码的8路并行fpga实现.zip

  2. crc24校验码的8路并行fpga实现，包含testbench文件,已检测通过，可导入matlab进行数据检测。数据量2304bit+24bitCRC,生成多项式为g（x）=x^24+x^23+x^6+x^5+x+1

  3. 所属分类：其它

    • 发布日期：2020-06-07
    • 文件大小：2kb
    • 提供者：wanmei10

  1. 一种并行存储器系统的FPGA实现

  2. 绍一种可在现代小卫星上应用的高（低）位交叉并行存储系统,并给出了该存储系统控制器的FPGA实现。该系统的应用将极大地增强星上计算机的数据通信和图象处理的能力,并提高整个系统的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：104kb
    • 提供者：weixin_38737144

  1. 采样率变换器的多相表示结构FPGA实现

  2. FPGA是实现数字信号处理的一种高效手段。在实现高带宽信号处理领域，FPGA技术可以通过一个芯片上的多级运算单元来获得比通用DSP芯片更高的运算速度。由于采样率变换能用一种并行的方法实现，使用FPGA来实现就可以利用其硬件本身的并行性得到较高的效率。本文给读者讲述了采样率变换器的多相表示结构FPGA实现方案。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：84kb
    • 提供者：weixin_38677306

  1. LED显示屏高灰度扫描控制的FPGA实现

  2. 本文在分析LED 显示屏的显示扫描控制方法的基础上， 提出了用并行结构实现高灰度扫描控制的方案， 设计了基于FPGA 的8 位并行输入LED 扫描控制芯片， 并结合外围电路、显示面板及计算机构成了LED 大屏幕显示系统， 实现了LED显示屏的256 级灰度显示， 在简化系统硬件结构的前提下取得了清晰稳定的画面显示。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：253kb
    • 提供者：weixin_38625416

  1. 基于Sobel算法图像边缘检测的FPGA实现

  2. 针对嵌入式软件无法满足数字图像实时处理速度问题，提出用硬件加速器的思想，通过FPGA实现Sobel边缘检测算法。通过乒乓操作、并行处理数据和流水线设计，大大提高算法的处理速度。采用模块的硬件设计，保证了系统的可移植性和系统的扩展性。最后使用Verilog HDL编程实现算法处理，并用Modelsim和MATLAB进行了仿真和验证。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：284kb
    • 提供者：weixin_38688097

  1. 一种基于FPGA实现的优化正交匹配追踪算法设计

  2. 针对压缩感知重构算法中正交匹配追踪(OMP)算法在每次迭代中不能选取最优原子问题，对OMP算法进行优化设计，保证了每次迭代的当前观测信号余量最小，并提出了一种基于FPGA 实现的优化OMP算法硬件结构设计。在矩阵分解部分采用了修正乔列斯基(Cholesky)分解方法，回避开方运算，以减少计算延时，易于FPGA实现。整个系统采用并行计算、资源复用技术，在提高运算速度的同时减少资源利用。在Quartus II 开发环境下对该设计进行了RTL 级描述，并在FPGA仿真平台上进行仿真验证。仿真结果验证了

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：392kb
    • 提供者：weixin_38601499

  1. 面向FPGA的稀疏傅里叶并行算法实现

  2. 提出了一种基于最优搜索的稀疏傅里叶变换(SFT)的并行实现设计。首先将输入信号分为并行N组，分别进行快速傅里叶变换(FFT)，实现信号频率分量的取模处理，然后通过排序搜索获得。经验证，相较于FFTW，当信号长度大于524 288时，执行时间会有更好的表现；相较于正交匹配算法及其他SFT的FPGA实现，其系统的复杂度降低了。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：465kb
    • 提供者：weixin_38600017

  1. 一种高速帧同步和相位模糊估计的方法及其FPGA实现

  2. 本文既研究了高速条件下8PSK信号的帧同步问题，同时又对其相位模糊值进行估计。主要依靠并行结构，对传统帧同步方法进行了简化和改进，从而同时完成上述两个任务。并且将该算法付诸FPGA实现，验证了算法的有效性。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：143kb
    • 提供者：weixin_38626179

  1. 显示/光电技术中的LED显示屏高灰度扫描控制的FPGA实现

  2. 摘要：本文在分析LED 显示屏的显示扫描控制方法的基础上， 提出了用并行结构实现高灰度扫描控制的方案， 设计了基于FPGA 的8 位并行输入LED 扫描控制芯片， 并结合外围电路、显示面板及计算机构成了LED 大屏幕显示系统， 实现了LED显示屏的256 级灰度显示， 在简化系统硬件结构的前提下取得了清晰稳定的画面显示。 　　1 介绍 　　LED（light emitting diode）显示屏由发光二极管阵列构成。发光二极管（LED）是一种电流控制器件，具有亮度高、体积小、单色性好、响应速

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：217kb
    • 提供者：weixin_38643401

  1. 获取目标最佳极化算法的FPGA实现

  2. 根据带门限的序列Jacobi方法，提出了一种实时获取目标最佳极化的FPGA实现方法。该方法精简了对待求矩阵最大非对角元素的搜索过程，并在FPGA中采用并行结构的运算模块设计，优化了有限状态机（FSM）的执行时序，从而避免了CORDIC算法繁琐的迭代过程，减少了程序运行时间。FPGA实现结果表明，该方法的执行速度比CORDIC算法至少提高了21%，具有较高的实时性。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：396kb
    • 提供者：weixin_38552305

  1. 基于高速帧同步和相位模糊估计的方法及其FPGA实现

  2. 本文既研究了高速条件下8PSK信号的帧同步问题，同时又对其相位模糊值进行估计。主要依靠并行结构，对传统帧同步方法进行了简化和改进，从而同时完成上述两个任务。并且将该算法付诸FPGA实现，验证了算法的有效性。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：406kb
    • 提供者：weixin_38657984

  1. FIR滤波器的FPGA实现方法

  2. 为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考，首先从FIR数字滤波器的基本原理出发，分析了FIR滤波器的结构特点，然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法，对于各种实现的结构做了分析、比较以及优化处理，特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较，最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点，并针对实际工程应用提出了下一步需解决的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：365kb
    • 提供者：weixin_38590520

  1. EDA/PLD中的基于多相滤波的数字接收机的FPGA实现

  2. 0 引言 　　信道化接收机是在并行多通道接收机基础上提出的全概率频分信道化接收机，它克服了多部接收机并行工作、多通道 下变频等方案具有的设备复杂，各通道性能不一致和可靠性差的缺点。数字信道化接收机具备大的瞬时带宽、较高的灵 敏度、大的动态范围，能够检测和处理同时到达的信号、准确的参数测量能力和一定的信号识别能力。直接信道化接收 机的运算量大且输出速率与采样速率相同，实现困难，后续处理的压力很大，高速ADO与慢速信号处理器（FPGA，DSP） 是一个“瓶颈”；基于多相滤波的信道化接收机抽取在滤波

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：546kb
    • 提供者：weixin_38637878

  1. 单片机与DSP中的FIR数字滤波器分布式算法的原理及FPGA实现

  2. 摘要：在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。 关键词：分布式算法 DALUT FPGA FIR数字滤波器正在迅速地代替传统的由R、L、C元件和运算放大器组成的模块滤波器并且日益成为DSP的一种主要处理环节。FPGA也在逐渐取代ASIC和PDSP，用作前端数字信号处理的运算（如：FIR滤波

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：69kb
    • 提供者：weixin_38732463

  1. 电子测量中的用TMS320LF2407和FPGA实现电能质量监测

  2. 摘要：提出用TMS320LF2407和FPGA实现电能监测的一种方案，阐述各模块的设计和实现方法，本方案中，FPGA用于采样16路交流信号并进行64次谐波分析；DSP和于电力参数的计算。为了提高其通用性，还用FPGA设计了与外界通信的并口、串口模块，并实现了同TMS320LF2407的并行和串行通信。 关键词：电能质量 DSP FPGA FFT UART随着人们对电能质量要求的日益提高，如何保证电能质量就成为一个热门话题。电能质量监测的一项主要内容是谐波检测，即对多路模拟信号进行采集并进行

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：91kb
    • 提供者：weixin_38648968

  1. 图像的中值滤波算法及其FPGA实现.pdf

  2. 图像滤波是图像预处理过程中重要的组成部分，而基于FPGA的滤波算法相对软件算法而言具有高度的并行性。能满足实 时图像处理的要求，同时也具有灵活的硬件可编程性；简要说明了中值滤波的原理，介绍并比较了标准中值滤波和多级中值滤波的特点和适用范围，针对滤波算法的邻域性特点，设计了基于FPGA的滤波器整体架构，并设计了标准中值滤波和多级中值滤波两种滤波算法的FPGA实现方案和功能仿真，同时通过实验结果对两种算法的滤波效果进行比较说明。

  3. 所属分类：互联网

    • 发布日期：2020-12-30
    • 文件大小：492kb
    • 提供者：congcongkun

  1. 基于FPGA的反投影算法并行化实现

  2. 基于FPGA的反投影算法并行化实现

  3. 所属分类：其它

    • 发布日期：2021-03-17
    • 文件大小：770kb
    • 提供者：weixin_38697808
« 12 3 4 5 6 7 8 9 10 ... 34 »