注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 异步信号的同步化典型电路

  2. AS DIGITAL DESIGN BECOMES INCREASINGLY SOPHISTICATED,CIRCUITS WITH MULTIPLE CLOCKS MUST RELIABLY COMMUNICATE WITH EACH OTHER. Crossing the abyss: asynchronous signals in a synchronous world

  3. 所属分类：专业指导

    • 发布日期：2011-01-09
    • 文件大小：246kb
    • 提供者：skysnakelion

  1. 基于DSP的异步电机矢量控制系统的研究与设计

  2. 数字信号处理器的出现、精确的异步电机模型和各种先进的控制策略的提出促进了电机 控制的发展。本文主要研究了一种基于DSP的异步电机矢量控制系统。 矢量控制，也叫磁场定向控制，是一种先进的控制策略，基本思想是：将异步电机的模型 通过坐标变换，使之成为直流电机模型，将定子电流分解为按转子磁场定向的两个直流分量， 分别进行独立控制，达到直流电机的控制效果。 本文研究的是以TMS320F2812-DSP为控制核心的电压源型矢量控制变频调速系统。本文 分析了矢量控制和电压空间矢量脉宽调制原理与实现方法。论

  3. 所属分类：嵌入式

    • 发布日期：2011-05-03
    • 文件大小：334kb
    • 提供者：lizhongfei716

  1. 基于DSP的异步电机矢量控制系统的研究与设计

  2. 数字信号处理器的出现、精确的异步电机模型和各种先进的控制策略的提出促进了电机 控制的发展。本文主要研究了一种基于DSP的异步电机矢量控制系统。 矢量控制，也叫磁场定向控制，是一种先进的控制策略，基本思想是：将异步电机的模型 通过坐标变换，使之成为直流电机模型，将定子电流分解为按转子磁场定向的两个直流分量， 分别进行独立控制，达到直流电机的控制效果。 本文研究的是以TMS320F2812-DSP为控制核心的电压源型矢量控制变频调速系统。本文 分析了矢量控制和电压空间矢量脉宽调制原理与实现方法。论

  3. 所属分类：嵌入式

    • 发布日期：2011-05-03
    • 文件大小：2mb
    • 提供者：lizhongfei716

  1. 计算机网络与因特网（互联网技术的“圣经”）

  2. ********Shenkxiao Resources******** 资源：计算机网络与因特网（互联网技术的“圣经”） 作者：国外数据作者未知 版本：中文译本 主要内容： 本书以一种清晰并易于接受的方式将深奥的互联网技术问题表达给具有各种背景的读者。作者是互联网最早期的研究者之一，他以独树一帜的方法把技术上的准确性和当前网络的研究热点完美地结合起来，讲述了网络的底层技术和联网技术。本书是原书第2版的译本，比第1版增加了3章内容，介绍了基本网络工具、远程数字连接技术和中间件技术。对全书做了很多

  3. 所属分类：网络基础

    • 发布日期：2011-07-13
    • 文件大小：9mb
    • 提供者：shenkxiao

  1. C#程序的157个建议

  2. 第一部分　语言篇 第1章　基本语言要素 / 2 建议1：正确操作字符串 / 2 建议2：使用默认转型方法 / 6 建议3：区别对待强制转型与as和is / 9 建议4：TryParse比Parse好 / 12 建议5：使用int?来确保值类型也可以为null / 15 建议6：区别readonly和const的使用方法 / 16 建议7：将0值作为枚举的默认值 / 19 建议8：避免给枚举类型的元素提供显式的值 / 20 建议9：习惯重载运算符 / 22 建议10：创建对象时需要考虑是否实现比

  3. 所属分类：C#

    • 发布日期：2014-05-03
    • 文件大小：26mb
    • 提供者：gamecocos2dx

  1. msp430x2xx中文版用户指南

  2. 官方用户指南中文版，非常详细，很有用,以下是目录 perface...................................................................................................................................... 21 1 简介 ..........................................................................

  3. 所属分类：硬件开发

    • 发布日期：2015-05-22
    • 文件大小：4mb
    • 提供者：zengxianyu18

  1. 改善C#程序的157个源代码示例

  2. 目录 前　言 第一部分　语言篇 第1章　基本语言要素 / 2 建议1：正确操作字符串 / 2 建议2：使用默认转型方法 / 6 建议3：区别对待强制转型与as和is / 9 建议4：TryParse比Parse好 / 12 建议5：使用int?来确保值类型也可以为null / 15 建议6：区别readonly和const的使用方法 / 16 建议7：将0值作为枚举的默认值 / 19 建议8：避免给枚举类型的元素提供显式的值 / 20 建议9：习惯重载运算符 / 22 建议10：创建对象时需要

  3. 所属分类：C#

  1. FPGA设计中跨时钟域信号同步方法

  2. 随着 FPGA 系统设计的复杂化， 系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中， 因此系统内核心功能模块与外设的通信设计无法避免地会涉及到跨时钟域的数据与信号的传递问题 尽管跨时钟域的同步问题并不属于 FPGA 系统设计领域的新问题， 但是随着多时钟域系统的常见化和复杂化， 使得跨时钟域同步这一要求具备了新的重要意义 在对跨时钟域设计中容易出现的亚稳态现象及其造成的影响进行简要概述与分析的基础上， 为了减小亚稳态发生的概率和降低系统对亚稳态错误的敏感程度， 提出了四种跨时钟域同步

  3. 所属分类：硬件开发

    • 发布日期：2018-09-12
    • 文件大小：492kb
    • 提供者：hzn_0723

  1. 07_key_AdSb.zip

  2. 大侠勿喷，小白初学FPGA。本资料是FPGA的一个例程，第一次敲出来的例程。 在基于Cyclone IV EP4CE10的Altera开发板上，我实现了四脚按键控制4bitLED灯加 （相当于是一个显示状态等）减器的功能。其中用到了： 1.硬件按键消抖设计（基于两级D触发器的边沿检测功能）; 2.外部异步信号的时钟同步思想（基于两级D触发器的外部信号同步功能）； 3.顶层模块化verilog编程思想； 4.仿真模块测试思想。 5.时序分析思想； 6.quartus 13.0以及modelsim

  3. 所属分类：硬件开发

    • 发布日期：2019-05-30
    • 文件大小：255kb
    • 提供者：weixin_37555127

  1. 智能建筑中智能变电站通信网络时间性能的探讨通信技术..pdf

  2. 阐述智能变电站通信网络和系统的时间性能概念及其重要性，为智能变电站通信网络和系统的运行维护提供可 测量、可分析的方法和手段。依据智能变电站通信网络和系统标准定义的一致性测试方法和范围，研究讨论其测试方 法的重要性，通过测试手段和方法的分析和描述为智能变电站通信网络和系统定义基本的时间性能要求。同时阐述评 估智能变电站通信网络和系统的时间性能指标，为更好地掌握智能变电站通信网络和系统的时间性能提供全面的分析 方法和检测依据。-146 电力乘镜绿护与控制 通信信息片的属性,不同的报文类型规定

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：617kb
    • 提供者：weixin_38744207

  1. 最畅销的上海博通蓝牙 bLE芯片 BK3432介绍-DS-MS1793S_v1.2.pdf

  2. 最畅销的上海博通蓝牙 bLE芯片 BK3432介绍-DS-MS1793S_v1.2.pdfMacro Giga Electronics Ltd. Co 6.4RF接收机特性 6.5绝对最大额定值. 88 6.6绝对最大额定值工作条件 19 6.6.1通用工作条件 19 6.6.2上电和掉电时的工作条件 20 6.6.3内嵌复位和电源控制模块特性. 20 6.6.4供电电流特性. 21 6.6.5外部时钟源特性(NA) ·····:···: 23 6.6.6内部时钟源特性. 23 6.6.7存储器

  3. 所属分类：其它

  1. 对于选择同步化的异步复位的方案

  2. 随着FPGA设计越来越复杂，芯片内部的时钟域也越来越多，使全局复位已不能够适应FPGA设计的需求，更多的设计趋向于使用局部的复位。本节将会从FPGA内部复位“树”的结构来分析复位的结构。 我们的复位线将会是一个和时钟一样多扇出的网络，如此多的扇出，时钟信号是采用全局时钟网络的，那么复位如何处理?有人提出用全局时钟网络来传递复位信号，但是在FPGA设计中，这种方法还是有其弊端。一是无法解决复位结束可能造成的时序问题，因为全局网络的延时较大，并且不可以直接连到寄存器的复位端。仍然需要局部走线，这对

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：173kb
    • 提供者：weixin_38524871

  1. 基于3s/2r变换的改进互功率谱MUSIC算法的电动机故障诊断

  2. 根据信息集成定理,从定子电流的故障特征出发,提出一种基于同步旋转坐标变换,将ia、ib、ic三相电流转化为id和iq的利用空间谱的分析方法。这种改进的互功率谱的方法能有效消除有色噪声,其锐化谱峰使得信噪比不同时的信号得到有效估计,且修正的MUSIC算法还解决了基波分量过大导致有效故障信号被湮没的问题,充分挖掘了定子三相电流中的故障信息。该方法在基于一对极的异步电动机转子断条和偏心启动情况进行了实验验证,并通过分析图谱得出结论,该改进的方法能有效发现电动机存在的故障。

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：262kb
    • 提供者：weixin_38507923

  1. 同步化任意非同源时钟

  2. 在许多应用中只将异步时钟信号同步化还是不够的，当系统中有两个或两个以上非同源时钟的时候，数据的建立和保持时间很难得到保证。这时候，可以将所有非同源时钟同步化。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：30kb
    • 提供者：weixin_38520046

  1. 异步复位，同步释放

  2. 为了保证信号的稳定性，对于复位信号应该同步化，这个思想在工程项目中应该注意。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：24kb
    • 提供者：weixin_38712092

  1. RFID技术中的FPGA和CPLD内部自复位电路设计方案

  2. 本文描述了复位的定义，分类及不同复位设计的影响，并讨论了针对FPGA和CPLD的内部自复位方案。 　　1、定义 　　复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的最大时延，这样才有可能保证复位的可靠性。 　　下面将讨论FPGA/CPLD的复位电路设计。 　　2、分类及不同复位设计的影响 　　根据电路设计，复位可分为异步复位和同步复位。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：143kb
    • 提供者：weixin_38683848

  1. 一种消除异步电路亚稳态的逻辑控制方法

  2. 亚稳态是异步电路和异步FIFO 设计中的常见问题,将异步信号同步化的几种常用方法虽能大大将降低亚稳态发生的概率, 但无法 根除! 亚稳态的发生。本文提出的半拍错位同步法!, 通过附加的带异步复位端的D 触发器和高频时钟, 将异步时钟分别同步到高频时钟的上升沿和下降沿, 使得过于接近的异步时钟在时间上拉开一定的间隔, 只要选择适当的延迟时间和高频时钟, 便能彻底消除亚稳态的发生, 在航天航空、军事等对要求高可靠数据传递的应用领域具有广阔的应用前景。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：201kb
    • 提供者：weixin_38705699

  1. 单片机与DSP中的ucosII在51内核单片机上的移植

  2. 自嵌入式系统开发以来，很长时间都采用前后台系统软件设计模式：主程序为一个无限循环，单任务顺序执行。通过设置一个或多个中断来处理异步事件。 　　这种系统对于简单的应用是可以的，但对于实时性要求比较高的、处理任务较多的应用，就会暴露出实时性差、系统可靠性低、稳定性差等缺点。 　　μC/OS-II 是一种基于优先级的抢占式多 任务实时操作系统，包含了实时内核、任务管理、时间管理、任务间通信同步（信号量，邮箱，消息队列）和内存管理等功能。它可以使各个任务独立工作，互不干涉，很容易实现准时而且无误执行

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：85kb
    • 提供者：weixin_38553431

  1. 多时钟域下同步器的设计与分析

  2. 摘　　要：本文提出了多时钟域逻辑设计中的一般问题，介绍了异步电路设计中同步化处理的重要作用，分析了触发器失效的原因和几种可行的解决亚稳态失效的方法。 　　引言 　　在数字电路设计中，大部分设计都是同步时序设计，所有的触发器都是在同一个时钟节拍下进行翻转。这样就简化了整个设计，后端综合、布局布线的时序约束也不用非常严格。但是在设计与外部设备的接口部分时，大部分外部输入的信号与本地时钟是异步的。在SoC设计中，可能同时存在几个时钟域，信号的输出驱动和输入采样在不同的时钟节拍下进行，可能会出现一些

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：131kb
    • 提供者：weixin_38582909

  1. 关于时钟的讨论---3

  2. 多时钟系统 　　许多系统要求在同一个PLD内采用多时钟。最常见的例子是两个异步微处理器器之间的接口,或微处理器和异步通信通道的接口。由于两个时钟信号之间要求一定的建立和保持时间,所以,上述应用引进了附加的定时约束条件。它们也会要求将某些异步信号同步化。 　　图11 给出一个多时钟系统的实例。CLK_A用以钟控REG_A,CLK_B用于钟控REG_B,由于REG_A驱动着进入REG_B的组合逻辑,故CLK_A的上升沿相对于CLK_B的上升沿有建立时间和保持时间的要求。由于REG_B不驱动馈到

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：119kb
    • 提供者：weixin_38535132
« 12 3 4 5 6 »