注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 异步FIFO结构及FPGA设计

  2. 异步FIFO结构及FPGA设计 Verilog描述

  3. 所属分类：硬件开发

    • 发布日期：2010-04-03
    • 文件大小：158kb
    • 提供者：wbb_wjq

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8mb
    • 提供者：zt839486421

  1. 异步FIFO结构及FPGA设计

  2. 异步FIFO结构及FPGA设计,首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-01
    • 文件大小：173kb
    • 提供者：lixb4195

  1. 异步FIFO 结构及FPGA 设计-实际应用

  2. 首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解 法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和 FPGA实现。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：196kb
    • 提供者：luno1

  1. 异步FIFO结构及FPGA设计 ---跨时钟域设计

  2. 异步FIFO结构及FPGA设计 ---跨时钟域设计

  3. 所属分类：硬件开发

    • 发布日期：2011-09-14
    • 文件大小：207kb
    • 提供者：adangxun

  1. 异步FIFO结构及FPGA设计.doc

  2. 摘要：首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2012-09-01
    • 文件大小：126kb
    • 提供者：nizhenniu2012

  1. 异步 FIFO结构及FPGA设计

  2. 异步 FIFO结构及FPGA设计

  3. 所属分类：其它

    • 发布日期：2012-10-30
    • 文件大小：416kb
    • 提供者：zhudatiankong

  1. Altera FIFO开发资料

  2. altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：12mb
    • 提供者：originator

  1. 异步FIFO结构及FPGA设计

  2. 集成电路设计中异步FIFO的设计实例，非常适合Verilog设计者

  3. 所属分类：硬件开发

    • 发布日期：2014-06-03
    • 文件大小：271kb
    • 提供者：yunsun

  1. 异步FIFO结构及FPGA设计

  2. 异步FIFO结构及FPGA设计 异步FIFO结构及FPGA设计 异步FIFO结构及FPGA设计

  3. 所属分类：硬件开发

    • 发布日期：2008-12-01
    • 文件大小：134kb
    • 提供者：toutoudeganhuo

  1. 异步FIFO结构及FPGA设计

  2. 异步FIFO结构及FPGA设计 异步FIFO结构及FPGA设计

  3. 所属分类：硬件开发

    • 发布日期：2008-12-02
    • 文件大小：173kb
    • 提供者：panoay

  1. 异步FIFO结构及FPGA设计

  2. 首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：334kb
    • 提供者：weixin_38568548

  1. 一种高可靠性高速可编程异步FIFO的设计

  2. 基于一款国产FPGA芯片的研发，提出了一种具有高可靠性、高速及可编程性的异步FIFO电路结构。通过增加近空满示警阈值和近空满状态位的方式用以提高异步FIFO的可编程性，同时内部通过使用格雷码指针进行比较的结构用以提高电路的可靠性。并在此基础上，提出了一种新的空满判断标准，使系统速度和逻辑利用率得到了进一步的提升。基于UMC 28 nm标准CMOS工艺，采用全定制方法进行电路设计。仿真结果表明，提出的异步FIFO在1 V的标准电压下，最高工作频率为666.6 MHz，平均功耗为7.1 mW。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：272kb
    • 提供者：weixin_38711972

  1. 异步FIFO结构及FPGA设计

  2. 首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。1、异步FIFO介绍在现代

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：336kb
    • 提供者：weixin_38524246

  1. 嵌入式实时图像处理系统中SDRAM控制器的实现

  2. 嵌入式实时图像处理系统中SDRAM控制器的实现,介绍一种用于嵌入式实时图像处理系统的SDRAM控制器的实现方案。根据实时系统对数据传输速率及连续性的要求，将SDRAM配置为全页突发操作模式，并采用异步FIFO作为FPGA与SDRAM间的数据缓冲器。为配合SDRAM的全页操作模式，并充分利用其高速读写性能，将FIFO设计为基于乒乓操作的流水线结构，实现了数据的无缝缓存。将该方案用于实时红外热成像系统，经实验结果表明，该SDRAM控制器执行效率高，占用资源少，可移植性强。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：740kb
    • 提供者：weixin_38689027

  1. RFID技术中的异步FIFO和PLL在高速雷达数据采集系统中的应用

  2. 1 引言 　　随着雷达系统中数字处理技术的飞速发展，需要对雷达回波信号进行高速数据采集。在嵌入式条件下，要求获取数据的速度越来越快。精度越来越高，以致数据量及处理速度要求大增。为避免数据处理不及时，发生数据丢失，影响系统可靠性，要进一步提高系统实时性，必须研究开发高速嵌入式雷达信号采集系统。这里结合高速嵌入式数据采集系统，提出一种基于CvcloneⅢFPGA实现的异步FIFO和锁相环(PLL)结构来实现高速缓存，该结构可成倍提高数据流通速率，增加数据采集系统的实时性。采用FPGA设计高速缓存，

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：250kb
    • 提供者：weixin_38519660

  1. EDA/PLD中的异步FIFO结构及FPGA设计

  2. 摘要：首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。     关键词：异步电路 FIFO 亚稳态 格雷码 1 异步FIFO介绍 在现代的集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数个时钟。多时钟域带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO（First In First Out）是解决这个问题一种简便、快捷的解决方案。使用异步FIFO可

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：258kb
    • 提供者：weixin_38539705

  1. EDA/PLD中的一种基于FPGA实现的高速缓存设计

  2. 摘　要：为了解决嵌入式实时数据采集系统中，高速采集数据量大，而处理器的处理速度有限的矛盾，保证数据不丢失并提高处理器的数据吞吐率，文中提出一种基于FPGA(现场可编程门阵列) 实现的最优FIFO(先入先出存储器) 结构设计，它可以成倍提高数据流通速率，增加嵌入式系统的实时性。 　　关键词：高速数据采集系统；数字信号处理器；异步先入先出存储器；现场可编程门阵列         引　言 　　随着雷达、通信和图像处理中数字处理技术的飞速发展，现代化生产和科学研究对数据采集系统的要求更加严格。在嵌入式条

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：104kb
    • 提供者：weixin_38651786

  1. 一种基于FPGA实现的高速缓存设计

  2. 摘　要：为了解决嵌入式实时数据采集系统中，高速采集数据量大，而处理器的处理速度有限的矛盾，保证数据不丢失并提高处理器的数据吞吐率，文中提出一种基于FPGA(现场可编程门阵列) 实现的FIFO(先入先出存储器) 结构设计，它可以成倍提高数据流通速率，增加嵌入式系统的实时性。 　　关键词：高速数据采集系统；数字信号处理器；异步先入先出存储器；现场可编程门阵列         引　言 　　随着雷达、通信和图像处理中数字处理技术的飞速发展，现代化生产和科学研究对数据采集系统的要求更加严格。在嵌入式条件下

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：103kb
    • 提供者：weixin_38614377

  1. 异步FIFO和PLL在高速雷达数据采集系统中的应用

  2. 1 引言 　　随着雷达系统中数字处理技术的飞速发展，需要对雷达回波信号进行高速数据采集。在嵌入式条件下，要求获取数据的速度越来越快。精度越来越高，以致数据量及处理速度要求大增。为避免数据处理不及时，发生数据丢失，影响系统可靠性，要进一步提高系统实时性，必须研究开发高速嵌入式雷达信号采集系统。这里结合高速嵌入式数据采集系统，提出一种基于CvcloneⅢFPGA实现的异步FIFO和锁相环(PLL)结构来实现高速缓存，该结构可成倍提高数据流通速率，增加数据采集系统的实时性。采用FPGA设计高速缓存，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：335kb
    • 提供者：weixin_38646230
« 12 »