注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 影响FPGA设计中时钟因素的探讨

  2. 这是华为的高级工程师们的多年FPGA工程设计实践的经验的总结,希望这些宝贵的经验能使后来者少走弯路.

  3. 所属分类：硬件开发

    • 发布日期：2009-08-04
    • 文件大小：237kb
    • 提供者：txp914

  1. 影响FPGA设计中时钟因素的探讨

  2. 影响FPGA设计中时钟影响FPGA设计中时钟因素的探讨因素的探讨

  3. 所属分类：硬件开发

    • 发布日期：2009-11-22
    • 文件大小：261kb
    • 提供者：sias1002

  1. 影响FPGA设计中时钟因素的探讨

  2. 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。

  3. 所属分类：硬件开发

    • 发布日期：2010-09-14
    • 文件大小：311kb
    • 提供者：leter15

  1. 影响FPGA设计中时钟因素的探讨

  2. 影响FPGA设计中时钟因素的探讨（写的很好）

  3. 所属分类：硬件开发

    • 发布日期：2012-03-09
    • 文件大小：284kb
    • 提供者：corton

  1. 影响FPGA设计中时钟因素的深入探讨

  2. 本文明确了FPGA设计中决定系统时钟的因素，尽量减小时钟的延时，保证设计的稳定性。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：565kb
    • 提供者：weixin_38569109

  1. 影响FPGA设计中时钟因素的深入探讨

  2. 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行，这就要求时钟信号时延差要非常小，否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：573kb
    • 提供者：weixin_38693720