注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 集成电路掩膜板设计].IC.Mask.Design.pdf

  2. 集成电路掩膜板设计].IC.Mask.Design.pdf

  3. 所属分类：硬件开发

    • 发布日期：2011-08-23
    • 文件大小：11mb
    • 提供者：fengwei720720

  1. 集成电路掩膜板设计.IC.Mask.Design

  2. 集成电路掩膜板设计.IC.Mask.Design

  3. 所属分类：电信

    • 发布日期：2011-10-24
    • 文件大小：11mb
    • 提供者：hanlei2732

  1. [集成电路掩膜板设计].IC.Mask.Design

  2. 不错的IC layout手册，便于初学者上手，内容详细，有截图说明

  3. 所属分类：硬件开发

    • 发布日期：2012-09-25
    • 文件大小：11mb
    • 提供者：chuanlip6

  1. 集成电路掩膜板设计

  3. 所属分类：电信

    • 发布日期：2017-04-11
    • 文件大小：11mb
    • 提供者：bill_bb_hanks

  1. 由于具备大规模生产能力、低成本工具和越来越低的掩膜价格，当前的专用ASIC设计极具成本优势.pdf

  2. 如今已没有必要购买价格昂贵的用于高级纳米SoC设计的尖端设计工具。本白皮书概述了成熟的工艺技术，适用于物联网 (IoT) 等应用。 阅读本白皮书，了解如何： • 使用IP模块和模拟电路模块缩短设计时间并减少设计人员面临的风险 • 使用多项目晶圆服务降低掩膜和晶圆生产的成本和风险 • 使用 Tanner EDA HiPer Silicon 等低成本设计工具支持 HDL 数字设计、合成、布局和布线以及完全自定义模拟设计

  3. 所属分类：其它

  1. 嵌入式系统/ARM技术中的结合FPGA与结构化ASIC进行设计

  2. 由于结构化ASIC具有单位成本低、功耗低、性能高和转换快(fast turnaound)等特点，越来越多的先进系统设计工程师正在考虑予以采用。在结构化ASIC中，像通用逻辑门、存储器、锁相环和I/O缓存这些功能性资源都嵌在芯片内部经过预设计和预验证的基层中。然后，该层和顶部少数金属互联层一起完成定制。比起从头开始创建ASIC来说，这种方法可大幅缩短设计时间。　　仅在芯片少数金属层上配置电路，不仅可以降低开发成本和缩短开发时间，而且降低了设计错误发生的风险。这是因为与ASIC需要设计许多掩膜层来构

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：98kb
    • 提供者：weixin_38536349

  1. DSP中的一种IC 引导装载方法的设计与实现

  2. DSP所谓引导方式就是指单片机（MCU）系统复位时，其系统软件代码所取得的方式。对于单片机来说，它使用复位矢量方式从程序空间的固定地址处开始取得指令代码。如果所需代码来自程序空间外部，则引导过程无法进行。TMS320VC5402 DSP内部ROM中的引导装载程序Bootlpader使系统上电后能自动将程序代码从外部如Flash、Eprom、主机　引导装载到DSP内部或者外部程序存储器中脱机运行。这样的设计有三个突出点：一是程序代码可以存储在片外相对慢速、非易失性器件中，而装载运行于高速器件；二

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：245kb
    • 提供者：weixin_38693720

  1. 基于PC的IC设计工具开始被用于设计微机电系统

  2. 尽管针对MEMS设计的专用工具套件已经面市，但它们的定价往往超出专注这一增长领域的许多小公司的承受范围。作为一种替代解决方案，低成本的、基于PC的IC工具开始被用于设计微机电系统及IC。不过，这类软件的使用者必须认识到MEMS设计的特殊复杂性，并评估这些软件是否能支持他们的产品制造和生产周期。对于只需要2层掩膜的简单微流通道，这些软件也许正好合适。但对于复杂的多个掩膜层，在错误检测、参数对象构建和其它步骤上浪费的时间和金钱可能会使最初节省的成本变得毫无意义。 　　当MEMS设计包含大量的曲线对象

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：106kb
    • 提供者：weixin_38576561

  1. PC主机在DSP自举引导和通信设计的实现

  2. 在DSP领域，TI公司（德州仪器公司）一直处于世界霸主地位，它生产的TMS320系列DSP芯片以其独特的哈佛结构、硬件密集型方案和灵活的指令系统成为数字信号处理器产业中的领先者。其C5000系列DSP芯片具有功耗小、高度并行等优点，可以满足众多领域的实时处理要求。为充分利用DSP快速运行的优点，通常希望用户程序能在DSP中高速运行，这就需要运用DSP自举引导功能。众所周知，欲获得全速的DSP运行速度，方法之一是在DSP芯片出厂前将用户程序掩膜在其片内的ROM上。这种方法对大部分应用场合并不适用，

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：93kb
    • 提供者：weixin_38655496

  1. S3C825A型微控制器的结构及软件设计

  2. S3C825A型微控制器有2类存储空间，48KB内部掩膜可编程存储空间(ROM)和2096byte的内部寄存器空间。其中可编程存储空间主要用来存储程序代码和列表数据，它的起始256Byte(00H0FFH)用来存储中断矢量列表，未使用的空间也可用作代码存储空间，但中断矢量必须放在这段空间中。对S3C825A而言，当程序执行RESET后，ROM的起始地址是0100H。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：296kb
    • 提供者：weixin_38628552

  1. Tanner:基于PC的IC设计工具降低MEMS设计门槛

  2. 鉴于MEMS工艺源自光刻微电子工艺，所以人们很自然会考虑用IC设计工具来创建MEMS器件的掩膜。然而，IC设计与MEMS设计之间存在着根本的区别，从版图特性、验证或仿真类型，到最重要的构造问题。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：125kb
    • 提供者：weixin_38704485

  1. 基础电子中的基于PC的IC工具降低MEMS设计门槛

  2. 鉴于MEMS工艺源自光刻微电子工艺，所以人们很自然会考虑用IC设计工具来创建MEMS器件的掩膜。然而，IC设计与MEMS设计之间存在着根本的区别，从版图特性、验证或仿真类型，到最重要的构造问题。 　　尽管针对MEMS设计的专用工具套件已经面市，但它们的定价往往超出专注这一增长领域的许多小公司的承受范围。作为一种替代解决方案，低成本的、基于PC的IC工具开始被用于设计微机电系统及IC。 　　不过，这类软件的使用者必须认识到MEMS设计的特殊复杂性，并*估这些软件是否能支持他们的产品制造和生产周

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：84kb
    • 提供者：weixin_38663169

  1. 单片机与DSP中的DSP程序的加密保护体制设计

  2. 目前，DSP以其卓越的性能、独有的特点，已经成为通信、计算机、消费类电子产品等领域的基础器件。同时，随着对知识产权的重视，在利用DSP进行产品设计时，如何保护自己的成果，防止破译者窃取，也成为设计者工作在一个重要方面[1,2]。如果产品大批量生产，那么可以利用掩膜技术等工艺将操作程序及数据写入芯片，使它们不能被读出，达到保护的效果。对于还没有形成规模的产品，使用这样的方法就会使成本大大增加。因此，本文提出一种方法，利用3DES、Geff发生器和MD5等算法，构造一种加密体制，来保护DSP程序。

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：106kb
    • 提供者：weixin_38727980

  1. SIGMA-C推出可防止65nm以下掩膜故障的DFM工具

  2. SIGMA-C软件公司推出首个微印刷仿真/图像验证工具，可将电子设计转移到印制晶圆上，以防止65nm下的掩膜故障。  　　该工具的仿真范围比传统印刷大200倍。它可在芯片设计过程中识别热点，芯片大小为20×20μm。SOLID+有现货提供，售价140,000美元，此外还提供其它SIGMA-C模块，如3D掩膜和3D晶圆。     

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：25kb
    • 提供者：weixin_38526650

  1. 单片机与DSP中的DSP+FLASH引导装载系统的设计与实现

  2. 摘要：介绍了利用DSP编程实现对FLASH的读写操作，设计并实现子一个引志装载系统的模型，给出了一个简单的测试用的实例。整个方案有较大的灵活性和实用性。     关键词：数字信号处理器 FLASH存储器 引导装载 在一些脱机运行的DSP系统中，用户代码需要在加电后自动装载运行。DSP系统的引导装载（Bootload）是指在系统加电时，DSP将一段存储在外部的非易失性存储器的代码移植到内部的高速存储器单元中去执行。这样既利用了外部的存储单元扩展DSP本身有限的ROM资源，又充分发挥了DSP内

  3. 所属分类：其它

    • 发布日期：2020-12-11
    • 文件大小：171kb
    • 提供者：weixin_38659248

  1. 基于ARM的32位MCU提供SoC设计参考

  2. 基于ARM的32位MCU提供SoC设计参考 飞利浦半导体公司 Gerwin Heyer 随着制造工艺的迅猛发展，MCU在外设集成、性能、功耗及降低成本方面都有了长足的进展，几乎能提供与SoC相类似的性能，而且应用数量正日趋增长。特别是基于ARM的32位MCU，为SoC设计人员提供了快速低廉的设计参考。 系统级芯片(SoC)技术可以看作是专用集成电路(ASIC)的一种新的设计模式，较之ASIC，其设计周期短，能为设计人员消除设计特殊应用时遇到的障碍。SoC的性能接近于成熟的ASIC，不过它仍

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：87kb
    • 提供者：weixin_38657376

  1. PCB技术中的双极型电路的版图设计

  2. 说明：本节将18.2节的内容归纳在一起1. 版图设计过程2. 版图设计的准备工作3. 版图设计的一般规则4. 集成电路的设计规则5. 双极型IC中元件的图形设计6. 设计举例 版图设计就是按照线路的要求和一定的工艺参数，设计出元件的图形并进行排列互连，以设计出一套供IC制造工艺中使用的光刻掩膜版的图形，称为版图或工艺复合图。 版图设计是制造IC的基本条件，版图设计是否合理对成品率、电路性能、可靠性影响很大，版图设计错了，就一个电路也做不出来。若设计不

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：31kb
    • 提供者：weixin_38725531

  1. 版图设计过程：由底向上过程

  2. 主要是布局布线过程 布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。 布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。 作为一位版图设计者，首先要熟悉工艺条件和器件物理，才能确定晶体管的具体尺寸。铝连线的宽度、间距、各次掩膜套刻精度等。其次要对电路的工作原理有一定的了解，

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：36kb
    • 提供者：weixin_38735899

  1. 光刻母版和掩膜版

  2. 光刻工艺是用于在晶圆表面上和内部产生需要的图形和尺寸。将数字化图形转到晶圆上需要一些加工步骤。在光刻制程中，准备光刻母版(reticle)是其中一个步骤。光刻母版是在玻璃或石英板的镀薄膜铬层上生成分层设计电路图的复制图。光刻母版可直接用于进行光刻，也可能被用来制造掩膜版。掩膜版也是玻璃底板表层镀铬。在加工完成后，在掩膜版表面会覆盖许多电路图形的复制（图4.15b）。掩膜版被用整个晶圆表面形成图形。（光刻母版和掩膜版的制做在十一章有详细讲述。) 图4.15解释了从电路设计到图形成行与晶圆之上的过程

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：28kb
    • 提供者：weixin_38613330

  1. 太阳电池掩膜窗口宽度与电极宽度比对光生电流性能的影响

  2. 提出了一个有效工艺设计参数——选择性扩散掩膜窗口宽度与电极宽度的比值T。研究结果表明，对不同的衬底浓度和掺杂浓度均存在一个最佳T 值可以获得最大短路电流。选择性扩散浓度为1×1018~1×10-3 cm-3时，其最佳T 值为1；选择性扩散浓度为1×10-3 cm-3时，最佳T 值小于0.5。电极宽度的增加减小了光生电流，但对最佳T 值影响较小。选择性掺杂浓度的增加会使得最佳T 值减小。

  3. 所属分类：其它

« 12 3 4 »