注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. SSL与TLS.PDF

  2. SSL and TLS Designing and Building Secure Systems 第1章 与安全有关的概念 1．1 介绍 1．2 因特网威胁模型 1．3 角色 1．4 安全目标 1．5 必要的装备 1．6 组合起来使用 1．7 简单的安全消息系统 1．8 简单的安全通道 1．9 出口形式 l．10 实际的加密算法 1．11 对称加密：序列密码 1．12 对称加密：分组密码 1．13 摘要算法 1．14 密钥的确立 1．15 数字签名 1．16 mac 1．17 密钥长度 1．

  3. 所属分类：网络基础

    • 发布日期：2012-01-14
    • 文件大小：7mb
    • 提供者：xqq524148626

  1. STM32F4DISCOVERY(中文)

  2. STM32F4DISCOVERY帮助你探索发现STM32F4的高性能特性，并帮助你开发应用。 STM32F4DISCOVERY基于STM32F407VGT6芯片，包括一个板载的有嵌入式调试工具接 口的ST-LINK/V2，ST MEMS数字加速器，ST MEMS 数字麦克风，音频DAC集成了class D扬声器驱动器，LED灯，按钮和一个USB OTG的micro-AB连接器。

  3. 所属分类：硬件开发

    • 发布日期：2012-04-15
    • 文件大小：4mb
    • 提供者：shiyongwsy

  1. ActionScript开发人员指南中文版

  2. actionscr ipt 3.0开发人员指南中文版，总共67章，955页。学习actionscr ipt不错的书籍。 目录： 目录 第章:使用日期和时间 管理日历日期和时间 控制时间间隔 日期和时间示例：简单模拟时钟 第章:使用字符串 字符串基础知识 创建字符串 length属性 处理字符串中的字符 比较字符串 获取其他对象的字符串表示形式 连接字符串 在字符串中查找子字符串和模式 转换字符串的大小写 字符串示例：ASCII图表 第章:使用数组 数组基础知识 索引数组 关联数组 多维数组 克

  3. 所属分类：Actionscript

    • 发布日期：2012-05-07
    • 文件大小：5mb
    • 提供者：xinxin19881112

  1. 达芬奇技术概览（较全）

  2. 达芬奇(DaVinci™)技术是一种专门针对数字视频应用、基于信号处理的解决方案，能为视频设备制造商提供集成处理器、软件、工具和支持，以简化设计进程，加速产品创新。 达芬奇处理器系列包括经优化的、高度可扩展可编程的信号处理、加速器和外设装置，能够充分满足各种视频终端设备的性价比与特性需求。达芬奇系列产品包括 TMS320DM644x 数字媒体处理器 —— 基于 ARM926 处理器与 TMS320C64x+ DSP 内核的高集成度 SoC。TMS320DM6446、TMS320DM6443 和

  3. 所属分类：其它

    • 发布日期：2012-05-25
    • 文件大小：4mb
    • 提供者：fingjjjjjj

  1. TI AM335x系列数据手册

  2. AM335x ARM® Cortex™-A8 微处理器(MPU)，AM335x微控制器包含以下子系统： • 微处理器单元(MPU)基于ARM Cortex-A8微处理器。 • POWERVR SGX™ 图形加速器子系统用于3D图形加速以支持显示和游戏效果。 • 可编程实时单元子系统(PRUSS)使用户能够在此器件的本地外设之外创建多种数字源。此外，PRUSS与 ARM 内核相分离。在复杂的系统解决方案中，独立运行和时钟赋予了设备更大的灵活性。 注释：这个器件上的子系统是下一代PRUSS(PRU

  3. 所属分类：硬件开发

    • 发布日期：2013-05-12
    • 文件大小：2mb
    • 提供者：u010662954

  1. FM1188_Datasheet_V1.25.pdf

  2. FM1188-GA1是采用SAM（小阵列麦克风）技术的SoC（系统芯片），是该公司最新推出的语音处理芯片 型号。它提供了更好的噪声抑制和更好的语音质量，以及非平稳噪音抑制和优越的全双工能力。 采用富迪SAM技术的两个麦克风的间距可小于10MM，在技术上已远超常规阵列麦克风的设计，SAM的 指向性波束形成技术能精确的形成一个锥状窄波束，只接收说话人的声音同时抑制环境中的噪音与干扰，可以支持O+O和O+U指向，无泄漏，具有灵活的波束角度。 常规ASM技术需特别考虑两个麦克风之间的灵敏度差异和摆放位

  3. 所属分类：其它

    • 发布日期：2013-05-23
    • 文件大小：593kb
    • 提供者：u010804653

  1. 刻度加速器的计算

  2. 加速器刻度操作说明： 本程序专门为刻度加速器而编写，主要计算刻度加速器时，剂量计应该显示的读数。 具体操作步骤如下： 一、加速器参数的修改： 用文本编辑器打开【加速器名称_A.INI】文件，文件内容如下： 您可以修改的是等于号后面的文本及数字部分； [加速器参数] 加速器名称=VARIAN 23EX SN5542 PDD_20=3834 PDD_10=6677 PDD_48=8749 [剂量计参数] 修正因子（Nx）=10086 以上是INI文件中的文本数据，加速器名称必须是分三段书写，否则，

  3. 所属分类：医疗

    • 发布日期：2014-01-21
    • 文件大小：70kb
    • 提供者：u013528473

  1. 数字加速器

  2. ST MEMS 数字加速器应用.txt 首先向STM32F4-Discovery板下载ST官方提供的例程（stm32f4discovery_fw\STM32F4-Discovery_FW_V1.1.0\Project\Demonstration）

  3. 所属分类：C

    • 发布日期：2014-09-18
    • 文件大小：485byte
    • 提供者：xiaofei403

  1. 基于CPLD的高速可程控数字延迟线系统的设计

  2. Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环（HIRFL-CSR）的注入引出系统中一个重要组成部分[1] ，电源系统共包括六个分电源，它们需从共同的信号源接收信号，由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的，为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：124kb
    • 提供者：weixin_38509082

  1. 中子数字成像——高能探测器应用新领域

  2. 中子：不带电的粒子流。辐射源为核反应堆、加速器或中子发生器，在原子核受到外来粒子的轰击时产生核反应，从原子核里释放出来。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：107kb
    • 提供者：weixin_38519681

  1. 基于CPLD的高速可程控数字延迟线系统的设计

  2. 针对兰州重离子加速器冷却储存环（HIRFL-CSR）踢轨磁铁（Kicker）电源的需要，设计了一种基于可编程逻辑器件（CPLD）的高速可程控数字延迟线系统。文中分析介绍了数字延迟线系统结构、工作原理及CPLD芯片的设计并给出了仿真波形。该方案满足了Kicker电源对脉冲进行适当延迟的要求，解决了Kicker电源系统脉冲同步的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：118kb
    • 提供者：weixin_38638799

  1. 基于FPGA的高频全数字低电平系统算法实现

  2. 本套加速器高频低电平系统（LLRF）是中国ADS注入器II高频系统的原型机，其工作频率为162.5 MHz，以实现超导加速腔的幅度与相位稳定控制和谐振频率调节。该系统主要由射频前端和数字信号处理FPGA两部分组成。射频前端主要实现高频信号的上下变频和电平匹配；数字信号处理FPGA是系统的核心，主要完成射频信号幅值与相位的数字稳定控制，超导腔谐振频率控制，以及1 000 M以太网通信。在实验室环境下，对该系统进行了幅度和相位稳定度测试，相位稳定度峰峰值为±0.3°，有效值为0.09°，幅值相对稳定

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：616kb
    • 提供者：weixin_38696339

  1. EDA/PLD中的CPLD的高速可程控数字延迟线系统的设计

  2. 1．引言 　　Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环（HIRFL-CSR）的注入引出系统中一个重要组成部分[1] ，电源系统共包括六个分电源，它们需从共同的信号源接收信号，由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的，为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线，对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调，时间范围为：5ns~300ns。延迟线是用于将电

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：90kb
    • 提供者：weixin_38569515

  1. EDA/PLD中的基于CPLD的高速可程控数字延迟线系统的设计

  2. 1． 引言 　　Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环（HIRFL-CSR）的注入引出系统中一个重要组成部分[1] ，电源系统共包括六个分电源，它们需从共同的信号源接收信号，由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的，为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线，对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调，时间范围为：5ns~300ns。延迟线是用于将

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：230kb
    • 提供者：weixin_38659527

  1. EDA/PLD中的对于CPLD的高速可程控数字延迟线系统的设计

  2. 1． 引言 　　Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环（HIRFL-CSR）的注入引出系统中一个重要组成部分[1] ，电源系统共包括六个分电源，它们需从共同的信号源接收信号，由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的，为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线，对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调，时间范围为：5ns~300ns。延迟线是用于将

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：230kb
    • 提供者：weixin_38713306

  1. mquery：YARA恶意软件查询加速器（Web前端）-源码

  2. mquery：为恶意软件分析师提供快速的Yara查询 曾经有过寻找恶意软件样本的麻烦吗？ Mquery是便于分析人员使用的Web GUI，可以浏览您的数字仓库。 它可用于在眨眼间搜索TB的恶意软件： 对2.1M文件的查询 在，我们使用 ，通过ngram加速查询。 演示版 即将创建公共实例，敬请期待... 快速开始 1.安装并启动 最简单的方法是使用docker-compose ： git clone --recurse-submodules https://github.com/CERT-

  3. 所属分类：其它

  1. ADI基于ADSP-CM408的电机控制系统

  2. 设计简介　　针对，公司能够提供涵盖信号链中所有重要 器件的完整解决方案，相关产品包括了模数/数模转换器、放大器、嵌入式处理器、iCoupler?数字隔离 器和电源管理器件。这些高性能的器件和增加系统集成度有助于实现更新型的拓扑结构设计，为客户实现系统的差异化设计带来价值。　　ADSP-CM4xx混合信号控制处理器采用ARM Cortex M4处理器内核，集成高精度ADC、数字加速器和滤波器、SRAM和闪存以及丰富的外设。ADSP-CM4xx处理器适用于要求高性能实时控制和模拟转换的广泛嵌入式应用

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：260kb
    • 提供者：weixin_38551431

  1. CPLD的高速可程控数字延迟线系统的设计

  2. 1．引言 　　Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环（HIRFL-CSR）的注入引出系统中一个重要组成部分[1] ，电源系统共包括六个分电源，它们需从共同的信号源接收信号，由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的，为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线，对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调，时间范围为：5ns~300ns。延迟线是用于将电

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：89kb
    • 提供者：weixin_38682026

  1. 对于CPLD的高速可程控数字延迟线系统的设计

  2. 1． 引言 　　Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环（HIRFL-CSR）的注入引出系统中一个重要组成部分[1] ，电源系统共包括六个分电源，它们需从共同的信号源接收信号，由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的，为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线，对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调，时间范围为：5ns~300ns。延迟线是用于将

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：118kb
    • 提供者：weixin_38629391

  1. 基于CPLD的高速可程控数字延迟线系统的设计

  2. 1． 引言 　　Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环（HIRFL-CSR）的注入引出系统中一个重要组成部分[1] ，电源系统共包括六个分电源，它们需从共同的信号源接收信号，由于要求它们接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的，为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线，对输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调，时间范围为：5ns~300ns。延迟线是用于将

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：117kb
    • 提供者：weixin_38747126
« 12 3 »