注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字逻辑设计报告——四位ALU

  2. 关于4位ALU的数字逻辑设计报告，内容包括1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试等内容

  3. 所属分类：专业指导

    • 发布日期：2010-07-03
    • 文件大小：130048
    • 提供者：surfing52

  1. 数字逻辑设计报告——尾灯控制

  2. 关于尾灯控制的数字逻辑设计报告，内容包括1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试等内容

  3. 所属分类：专业指导

    • 发布日期：2010-07-03
    • 文件大小：84992
    • 提供者：surfing52

  1. 数字逻辑设计报告——电子钟

  2. 关于电子钟的数字逻辑设计报告，内容包括1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试等内容

  3. 所属分类：专业指导

    • 发布日期：2010-07-03
    • 文件大小：133120
    • 提供者：surfing52

  1. 数字逻辑设计报告——串口UART

  2. 关于串口UART的数字逻辑设计报告，内容包括1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试等内容

  3. 所属分类：专业指导

    • 发布日期：2010-07-03
    • 文件大小：132096
    • 提供者：surfing52

  1. 四位ALU 数字逻辑设计报告

  2. 四位的ALU 数字逻辑设计报告 1．需求分析2．设计原理3．设计总体框图及流程4．实现和测试5．功能改进设想

  3. 所属分类：专业指导

    • 发布日期：2011-01-12
    • 文件大小：130048
    • 提供者：earthskys

  1. 数字逻辑设计及应用课程设计报告自动打铃器

  2. 数字逻辑设计，自动打铃器，内容很详细，各单元设计及程序代码都有

  3. 所属分类：其它

    • 发布日期：2012-04-18
    • 文件大小：4194304
    • 提供者：qingtianyaner

  1. 基于Libero的数字逻辑设计仿真实验实验报告

  2. 基于Libero的数字逻辑设计仿真实验 实验报告

  3. 所属分类：嵌入式

    • 发布日期：2013-01-07
    • 文件大小：427008
    • 提供者：brozenwind

  1. 夏宇闻数字逻辑设计

  2. 夏宇闻数字逻辑设计，在学习Verilog的同志可以下来看看...

  3. 所属分类：硬件开发

    • 发布日期：2013-03-04
    • 文件大小：3145728
    • 提供者：tingyi_yang

  1. 夏宇闻数字逻辑设计

  2. 夏宇闻老师的数字逻辑设计，从网上下载的，共享给大家。

  3. 所属分类：硬件开发

    • 发布日期：2013-03-29
    • 文件大小：3145728
    • 提供者：wangxun7995

  1. 一位十进制加减法器--数字逻辑设计及应用课程设计报告

  2. 一位十进制加减法器--数字逻辑设计及应用课程设计报告 1．0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。 2．用一个开关控制加减法器的开关状态。 3．要求在数码显示管上显示结果。

  3. 所属分类：专业指导

    • 发布日期：2013-05-10
    • 文件大小：314368
    • 提供者：l_mjie

  1. 数字逻辑设计报告——课内试验

  2. 数字逻辑设计报告——课内试验 希望能够帮助大家1

  3. 所属分类：专业指导

    • 发布日期：2008-09-22
    • 文件大小：228352
    • 提供者：xiangcao_999

  1. 夏宇闻数字逻辑设计

  2. 夏宇闻 数字逻辑设计，关于fpga的入门学习

  3. 所属分类：硬件开发

    • 发布日期：2016-11-18
    • 文件大小：3145728
    • 提供者：xyluoyu

  1. 哈工大 数字逻辑设计 课件 2016

  2. 哈工大 数字逻辑设计 课件 2016 计算机学院的。

  3. 所属分类：讲义

    • 发布日期：2017-10-03
    • 文件大小：28311552
    • 提供者：qq_34652535

  1. 使用Verilog HDL进行数字逻辑设计、综合、仿真的步骤及工具软件使用简要说明

  2. 使用Verilog HDL进行数字逻辑设计、综合、仿真的步骤及工具软件使用简要说明 大量verilog实例，含源码及其测试文件testbench，通过验证。对初学者有极大帮助.

  3. 所属分类：嵌入式

    • 发布日期：2009-03-01
    • 文件大小：2097152
    • 提供者：lulu335

  1. 北京大学数字逻辑设计实验课程讲义（2018年）

  2. 北京大学数字逻辑设计实验课程讲义（2018年） 目录： 实验一：门电路延迟特性测量与仪器的使用 实验二：全加器及组合逻辑电路的设计方法 实验三：二位数值比较器 实验四：译码器及其应用 实验五：数据选择器及其应用 实验六：读写存贮器 实验七：触发器与移位寄存器 实验八：计数器 实验九：并行加减 集成逻辑电路管脚图 关于自主设计

  3. 所属分类：讲义

    • 发布日期：2018-11-16
    • 文件大小：1048576
    • 提供者：xingyexiaoyao

  1. 2017-2018-2数字逻辑设计及应用试卷A（含答案）.pdf

  2. 2017-2018-2数字逻辑设计及应用试卷A（含答案） 电子科技大学数字逻辑设计及应用 带答案 祝考试顺利

  3. 所属分类：讲义

    • 发布日期：2020-06-09
    • 文件大小：622592
    • 提供者：qq_43219001

  1. 2016-2017-2数字逻辑设计及应用期末（答案及评分标准）.pdf

  2. 2016-2017-22016-2017-2数字逻辑设计及应用期末（答案及评分标准）.pdf（答案及评分标准） 电子科技大学

  3. 所属分类：讲义

    • 发布日期：2020-06-09
    • 文件大小：539648
    • 提供者：qq_43219001

  1. 数字逻辑设计_定时器Protues仿真_课程设计选择此题帮助

  2. 数字逻辑设计_定时器Protues仿真_课程设计选择此题帮助

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：27648
    • 提供者：wanlic2008

  1. 包括过程变化在内的数字逻辑设计中软错误率的统计分析

  2. 包括过程变化在内的数字逻辑设计中软错误率的统计分析

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：1005568
    • 提供者：weixin_38543293

  1. 数字：数字逻辑设计器和电路模拟器-源码

  2. 数字的 Digital是一种易于使用的数字逻辑设计器和电路模拟器，设计用于教育目的。 及安装 无需安装，只需解压缩Digital.zip文件即可。 在Windows机器上，可以执行EXE文件，在Linux上，可以启动Shell脚本，而在MacOS上，可以直接启动JAR文件。 要运行Digital，需要 （至少为JRE 8）。 如果在系统上启动Digital时遇到任何问题，请尝试从命令行运行Digital： java -jar Digital.jar 特征 这些是Digital的主要功能：

  3. 所属分类：其它

    • 发布日期：2021-02-13
    • 文件大小：13631488
    • 提供者：weixin_42120405
« 12 3 4 5 6 7 8 9 10 ... 50 »