注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 毕业设计数字频率计的设计

  2. 毕业设计数字频率计的设计 用于电子专业的

  3. 所属分类：专业指导

    • 发布日期：2009-06-23
    • 文件大小：435200
    • 提供者：lk251730794

  1. 基于VHDL语言的数字频率计的设计与仿真

  2. 提供给喜欢用VHDL语言的朋友，基于VHDL语言的数字频率计的设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2009-11-19
    • 文件大小：217088
    • 提供者：pita5389

  1. 基于Multisim90简易数字频率计的设计与仿真.pdf

  2. 基于Multisim简易数字频率计的设计与仿真

  3. 所属分类：嵌入式

    • 发布日期：2010-01-21
    • 文件大小：344064
    • 提供者：shetengteng

  1. 数字电路实验：数字频率计的设计PPT

  2. 数字电路实验：频率计的设计，基本原理与数字钟相似，这里上传的是PPT课件

  3. 所属分类：专业指导

    • 发布日期：2010-04-05
    • 文件大小：1048576
    • 提供者：songshy

  1. 基于FPGA的数字频率计的设计与实现

  2. 基于FPGA的数字频率计的设计与实现 基于FPGA的数字频率计的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2009-04-04
    • 文件大小：197632
    • 提供者：ilsinging

  1. 基于VHDL语言数字频率计的设计.pdf

  2. 本报告介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。该频率计采用 VHDL语言程序与原理图相结合的方法，极大地减少了硬件资源占用。该数字频率计测量范围为 0 到 9999HZ，基准频率为 1HZ，结果用 4 只 7 段数码管显示十进制结果。中间用到了设置控制电路、计数电路、锁存电路和译码电路等模块。仿真结果表明，该数字频率计性能优异，设计语言灵活，硬件更简单，速度更快 。

  3. 所属分类：嵌入式

    • 发布日期：2020-05-17
    • 文件大小：1048576
    • 提供者：dozo_shen

  1. 基于FPGA数字频率计的设计及应用.doc

  2. 基于FPGA数字频率计的设计与实现，有完整的仿真结果实验，板子介绍，功能介绍，功能实现等等。使用Verilog语言，对各项技术也有详细的介绍

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：1048576
    • 提供者：qq_35083926

  1. 多功能数字频率计的设计_论文.pdf

  2. 采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用Verilog语言，成功的编写出了设计程序，并在Vivado2018.1软件环境中，对编写的Verilog程序进行了仿真，得到了很好的效果。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。 需要技术支持可联系作者，联系方式在文档中。

  3. 所属分类：电信

    • 发布日期：2020-07-19
    • 文件大小：1048576
    • 提供者：qq_18845861

  1. 基于高速串行BCD码除法的数字频率计的设计

  2. 绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：80896
    • 提供者：weixin_38565628

  1. 探究数字频率计的设计方法

  2. 数字频率计是我们经常会用到的实验仪器之一，本实验要使用单片机和计数电路及液晶器件来设计一个宽频的数字频率计。 数字频率计的实验电路图(初步方案) 1) 数字频率计的计数及显示电路： 图1数字频率计的设计电路图 2)前置放大及分频电路 数字频率计的设计思路 频率的测量实际上就是在1S时间内对信号进行计数，计数值就是信号频率。用单片机设计频率计通常采用两种办法，1)使用单片机自带的计数器对输入脉冲进行计数，或者测量信号的周期;2)单片机外部使用计数器对脉冲信号进行计数，计数值再由单片机读

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：119808
    • 提供者：weixin_38666208

  1. 基于单片机和CPLD的数字频率计的设计

  2. 本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-08-18
    • 文件大小：156672
    • 提供者：weixin_38732315

  1. 基于VHDL语言的数字频率计的设计方案

  2. 本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：538624
    • 提供者：weixin_38629976

  1. 基于单片机和CPLD的数字频率计的设计(图)

  2. 复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，它的出现，改变了数字电路的设计方法、增强了设计的灵活性。基于此，本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：200704
    • 提供者：weixin_38607088

  1. 电子测量中的基于VHDL语言的数字频率计的设计方案

  2. 摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。 　　1.引言 　　数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：553984
    • 提供者：weixin_38640985

  1. 基于单片机和CPLD的数字频率计的设计与应用

  2. 本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：160768
    • 提供者：weixin_38620839

  1. 基于单片机和CPLD的数字频率计的设计

  2. 复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，它的出现，改变了数字电路的设计方法、增强了设计的灵活性。基于此，本文提出了一种采用Altera公司的CPLD(ATF1508AS)和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：184320
    • 提供者：weixin_38507923

  1. 基于PIC16F877A的简易数字频率计的设计

  2. 基于PIC16F877A的简易数字频率计的设计

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：68608
    • 提供者：weixin_38742421

  1. EDA/PLD中的基于EDA技术的数字频率计的设计

  2. 0 引 言 　　EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。 　　本文以Max+PlusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。 　　1 工作原理 　　众所周知，频率信号易于传输，抗干扰性强，可以获得较

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：292864
    • 提供者：weixin_38608189

  1. 基于单片机的数字频率计的设计和仿真

  2. 为了能够精确测量频率等参数，提出了一种基于单片机的数字频率计的设计方法，以AT89S51单片机作为系统的主控芯片，待测信号经过放大整形电路和分频后，输入到单片机中进行采样测量，最后通过显示和存储电路将结果显示并存储起来，可以测量待测信号的频率、周期、脉冲宽度和占空比等参数。并基于Multisim仿真软件设计了仿真电路，结合keil软件进行了软硬联调，结果表明该电路能精确的测量待测信号的各种参数，频率测量误差低于0.05%，测量范围为1 Hz~1 MHz，仿真效果良好。

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：705536
    • 提供者：weixin_38592548

  1. 基于VHDL语言的数字频率计的设计方案

  2. 摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。 　　1.引言 　　数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：546816
    • 提供者：weixin_38682054
« 12 3 4 5 6 7 8 9 10 ... 35 »