注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 关于i2c的总线规范

  2. 1 序言........................................................................................................................ 3 1.1 版本1.0-1992 ...........................................................................................................

  3. 所属分类：C

    • 发布日期：2009-12-02
    • 文件大小：845kb
    • 提供者：nocefly

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构，掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 （1）解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 （2）进入 U-Boot源码目录 #cd u-boot-1.3.1 （3）创

  3. 所属分类：Flash

    • 发布日期：2010-01-28
    • 文件大小：2mb
    • 提供者：yequnanren

  1. 华为关于fpga的全套资料（里面包含16个文件）

  2. 1.Synplify工具使用指南　　2.华为小数分频　　3.coding style　　4.FPGA技巧Xilinx　　5.华为Verilog约束 6.VerilogHDL华为入门教程 7.Verilog典型电路设计 8.VHDL设计风格和实现 9.华为_大规模逻辑设计指导书 10.华为FPGA设计规范 11.华为FPGA设计流程指南 12.华为面经 13.华为同步电路设计规范 14.静态时序分析与逻辑 15.是中投传技术白皮书 16.硬件工程师手册

  3. 所属分类：硬件开发

    • 发布日期：2010-07-25
    • 文件大小：7mb
    • 提供者：haoqiangqiang

  1. 编程卓越之道:卷一/二

  2. 目录回到顶部↑1 编写卓越代码须知. 1.1 编程卓越之道系列 1 1.2 本卷内容 3 1.3 本卷所做的假设 5 1.4 卓越代码的各项特征 6 1.5 本卷涉及的环境 7 1.6 获取更多信息 8 2 数值表示 2.1 什么是数 10 2.2 计数系统（Numbering System） 11 2.2.1 十进制位值计数系统 11 2.2.2 进制（基数） 12 2.2.3 二进制计数系统 13 2.2.4 十六进制计数系统 15 2.2.5 八进制（基数为8）计数系统 18 2.3 数

  3. 所属分类：硬件开发

    • 发布日期：2010-10-10
    • 文件大小：38mb
    • 提供者：xqq524148626

  1. ADI JTAG 仿真技术参考.pdf

  2. ADI JTAG 仿真技术参考pdf,ADI JTAG 仿真技术参考ANALOG DEVICES JTAG仿真器接口设计 GND1 2EMU no pin(key)3 4GND ADI TAG仿真器与DSP的接口是一个有14个 BTMSWDDIO5 6 TMS 引脚的JIAG仿真器插头。它与JTAG仿真器接 BTCK7 8 TCK 头相连。如果它没有连着JTAG仿真器的话,也 BTRST9 10 TRST BTDI 11 12 TDI 可以通过一个可选的局部(固定在用户板上)扫描 GND 13

  3. 所属分类：其它

    • 发布日期：2019-10-14
    • 文件大小：455kb
    • 提供者：weixin_38743602

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：649kb
    • 提供者：fromnewword

  1. I2C总线协议中文版.pdf

  2. 该文档介绍了I2C总线，是中文文档，非英文文档，对于看英文文档头大的读者是一个不错的选择广州周立功单片机发展有限公司Tel:(020)3873097638730977Fax:38730925htp:/v.zlgmcu.com 1.序 1.1版本1.0-1992 1992fC总线规范的这个版本有以下的修正 删除了用软件编程从机地址的內容。因为实现这个功能相当复杂,而且不被使用。 刖除了“低速模式”。实际上这个模式是整个PC总线规范的子集,不需要明确地详细说明 增加了快速樸式。它将位速率増加4倍到达

  3. 所属分类：其它

    • 发布日期：2019-09-04
    • 文件大小：852kb
    • 提供者：wzc18743083828

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：614kb
    • 提供者：maosheng007

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6mb
    • 提供者：smart_devil

  1. 华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf

  2. 华为模块逻辑电平转换设计指导 本设计指导介绍了使用华为模块时，外部接口电平转换电路的参考设计方法，在做各类电子模块设计时均可参考。华为模坎 HUAW∈逻辑电平转换设计指导 关于本文档 关于本文档 修改记录 文档版本日期 章节说明 01 201103-05 第一次发布 02 201203-2232标趣史新为“控制信号电半转换方法” 33增加“GPO信号电平转换方法” 3401版中的第4章合入34中,并增加“343 驱动能力问题” 03 201409-303.32增加实例来说明串口电屮转换。 , 文

  3. 所属分类：硬件开发

    • 发布日期：2019-07-20
    • 文件大小：578kb
    • 提供者：qq_39445017

  1. 时序逻辑电路 关于时序逻辑电路的设计

  2. 时序逻辑电路 专门针对相应的一些时序逻辑电路进行设计，几种时序逻辑电路基本分许方法

  3. 所属分类：专业指导

    • 发布日期：2010-12-08
    • 文件大小：1mb
    • 提供者：wawslink

  1. Vivado综合操作中的重定时（Retiming）

  2. 重定时（Retiming）介绍 重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。 通过对加法器输出路径上寄存器进行重定时设计，调整电路的组合逻辑，可以改变整个电路的性能。 整个电路的延迟是4，图2展示的是一种寄存器组合方法可以将逻辑最小化，将输出寄存器融合到逻辑寄存器中称为向后重定时设计，这一步完成后关键路径被压缩为二输入

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：308kb
    • 提供者：weixin_38547887

  1. 电子测量中的关于高速多通道虚拟逻辑分析仪

  2. 1　引　言 　　逻辑分析仪的测试对象是数字系统中的数字信息[1]。为了满足现代数据域的检测要求，逻辑分析仪应具有高的采样速率和足够多的输入通道。本文基于虚拟仪器的概念，主要论述以PC586为基础400MHz/102通道逻辑分析仪设计原理和方法，重点阐述系统控制电路设计和系统软件设计。 　　2　虚拟逻辑分析仪体系结构 　　图1为PC环境下的400MHz/102通道虚拟逻辑分析仪控制与采集系统总体构成原理框图，主要包括数据采集、探头、触发跟踪、时序变换与生成，测试接口等部分。该系统输入采集由3

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：127kb
    • 提供者：weixin_38529293

  1. 同步复位及异步复位设计

  2. 关于复位设计，有多种不同的观点和方案。到底是采用同步复位还是异步复位，全局复位还是局部复位，是由多方面的因素决定的。但良好的复位设计既可以提高系统的可靠性，又可以节省大量的逻辑资源。在实际应用中，笔者也看到过很多因为复位电路设计问题而导致的系统可靠性问题。本节针对这几个问题加以说明，希望读者能够找到适合自己设计的复位设计方案。 　　复位要解决的问题就是让电路在上电之后有一个确定的初始状态，而很多时候我们设计的复位电路没有能够达到这个效果。 　　(1)同步复位的优点是同步的。 　　对于非时钟

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：64kb
    • 提供者：weixin_38516706

  1. 关于高速多通道虚拟逻辑分析仪

  2. 1　引　言 　　逻辑分析仪的测试对象是数字系统中的数字信息[1]。为了满足现代数据域的检测要求，逻辑分析仪应具有高的采样速率和足够多的输入通道。本文基于虚拟仪器的概念，主要论述以PC586为基础400MHz/102通道逻辑分析仪设计原理和方法，重点阐述系统控制电路设计和系统软件设计。 　　2　虚拟逻辑分析仪体系结构 　　图1为PC环境下的400MHz/102通道虚拟逻辑分析仪控制与采集系统总体构成原理框图，主要包括数据采集、探头、触发跟踪、时序变换与生成，测试接口等部分。该系统输入采集由3

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：138kb
    • 提供者：weixin_38556668

  1. 关于数字模拟电路的设计流程

  2. 系统功能描述主要确定集成电路规格并做好总体设计方案。其中，系统规范主要是针对整个电子系统性能的描述，是系统层次的抽象描述，包括系统功能、性能、物理尺寸、设计模式、制造工艺等。功能设计主要确定系统功能的实现方案，通常是给出系统的时序图及各子模块之间的数据流图，附上简单的文字，这样能更清晰的描述设计功能和内部结构。 　　为了使整个设计更易理解，一般在描述设计可见功能之后，对系统内部各个模块及其相互连接关系也进行描述。描述从系统应用角度看，需要说明该设计适用场合、功能特性、在输入和输出之间的数据变换

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：86kb
    • 提供者：weixin_38518638