注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. fpga时序系统理论

  2. 详细说明了FPGA设计过程中的时序问题 对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的信号质量是确保稳定的时序的关键，由于反射，串扰造成的信号质量问题都很可能带来时序的偏移和紊乱。因此，对于一个信号完整性工程师来说，如果不懂得系统时序的理论，那肯定是不称职的。本章我们就普通时序（共同时钟）

  3. 所属分类：硬件开发

    • 发布日期：2009-06-26
    • 文件大小：369kb
    • 提供者：yhk2006

  1. FPGA中时钟和时序问题介绍

  2. 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-20
    • 文件大小：261kb
    • 提供者：kangbao_88

  1. 数字电路系统时序基础理论

  2. 对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。

  3. 所属分类：专业指导

    • 发布日期：2009-09-04
    • 文件大小：447kb
    • 提供者：striker999

  1. 成功解决FPGA设计时序问题的三大要点

  2. 高速设计往往有严格的规范和严谨的发布时间表，所以需要一个交互式的时序规划和分析工具，来获得快速和完整的时序空余，以分析并解决可能影响到最终设计成功的因素。本文说明了如何利用TimingDesigner软件对FPGA设计流程进行准确地捕捉和交换时序信息，以帮助在整个设计过程中管理时序空余，并提供可视化的界面验证设计，并预测设计性能。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-04
    • 文件大小：145kb
    • 提供者：yifei918

  1. 高速电路设计的时序技术研究

  2. 讲述高速电路所必须关注的时序问题，介绍了不同的时钟系统及相应时序方程等。

  3. 所属分类：专业指导

    • 发布日期：2010-02-06
    • 文件大小：1mb
    • 提供者：lghlmclyhblsqt

  1. 《系统时序基础理论》

  2. 对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的信号质量是确保稳定的时序的关键，由于反射，串扰造成的信号质量问题都很可能带来时序的偏移和紊乱。因此，对于一个信号完整性工程师来说，如果不懂得系统时序的理论，那肯定是不称职的。 本章我们就普通时序（共同时钟）和源同步系统时序等方面对系统时序的基础

  3. 所属分类：专业指导

    • 发布日期：2010-04-12
    • 文件大小：365kb
    • 提供者：woofuzhe

  1. ds18B20驱动程序

  2. ds18B20 驱动程序 时序问题 具体延时多少

  3. 所属分类：硬件开发

    • 发布日期：2010-06-20
    • 文件大小：4kb
    • 提供者：zhanyingsheng

  1. verilog 时序问题详解

  2. verilog 时序问题详解，其中详细的说明了如何去写和理解时序的问题。

  3. 所属分类：专业指导

    • 发布日期：2010-09-02
    • 文件大小：979kb
    • 提供者：l7951247

  1. SD卡时序问题，SPI模式，SD BUG MODE

  2. SD卡时序问题，SPI模式，SD BUG MODE

  3. 所属分类：嵌入式

    • 发布日期：2011-08-08
    • 文件大小：1mb
    • 提供者：sonyxmh166

  1. 如何发现并解决FPGA设计中的时序问题

  2. 如何发现并解决FPGA设计中的时序问题是FPGA设计的重点之一，时序分析、时序约束等也是非常难做的事情，希望这个资料对大家有用。

  3. 所属分类：其它

    • 发布日期：2011-10-08
    • 文件大小：547kb
    • 提供者：hgyjs

  1. FPGA时序问题总结

  2. 文中非常详细的描述了各种FPGA的时序问题，及提高工作频率的方法。非常实用和全面。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-31
    • 文件大小：3mb
    • 提供者：xkager

  1. C语言中程序时序问题的排查过程

  2. 对于由多个模块协同工作的软件来说，程序处理的时序是非常重要的。当消息处理的顺序出现混乱时，程序就会出现异常。 本文基于作者的实际项目经验，对软件模块之间的时序问题进行了详细的分析，为相关软件问题的分析及解决提供了有益的参考。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：62kb
    • 提供者：weixin_38565628

  1. 成功解决FPGA设计时序问题的三大要点

  2. 本文主要探讨了DDR型存储器接口设计中必要的时钟偏移及数据采集的时序空余。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：91kb
    • 提供者：weixin_38616435

  1. 电路时序问题

  2. 我们常说“时序就是一切”。在复杂电路设计中，经常会有贯穿整个电路的总线信号。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：59kb
    • 提供者：weixin_38635975

  1. 使用逻辑分析仪调试时序问题

  2. 如果设备出现故障，要进行系统调试，一种方法是先查找毛刺。毛刺是非常窄的脉冲，毛刺在系统中可能导致、也可能不导致逻辑出错。毛刺对系统运行的影响是无法预测的。毛刺可以是多种设备故障(包括竞争情况、端接错误、驱动器错误、时序违规和串扰)的最初迹象。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：91kb
    • 提供者：weixin_38677472

  1. 电路时序问题-EDA

  2. 我们常说“时序就是一切”。在复杂电路设计中，经常会有贯穿整个电路的总线信号。

  3. 所属分类：其它

    • 发布日期：2020-08-21
    • 文件大小：188kb
    • 提供者：weixin_38739101

  1. FPGA设计中的时序问题的探讨

  2. 耗费数月精力做出的设计却无法满足时序要求，这确实非常令人伤心。然而，试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神。找到并确定时序约束本身通常也是非常令人头痛的问题。 　　时序问题的恼人之处在于没有哪种方法能够解决所有类型的问题。由于客户对于和现场应用工程师共享源代码通常非常敏感，因此我们通常都是通过将工具的潜力发挥到极致来帮助客户解决其时序问题。当然好消息就是通过这种方法以及优化RTL代码，可以解决大多数时序问题。 　　但在深入探讨之前，我们首先需要对时序问题进行一点基本分析

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：255kb
    • 提供者：weixin_38660918

  1. 成功解决FPGA设计时序问题的三大要点

  2. FPGA的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的设计挑战。为了确保存储器接口的数据传输准确，在超过200兆赫兹以上，进行时序分析将发挥更突出的作用，以识别和解决系统运行的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：254kb
    • 提供者：weixin_38657984

  1. EDA/PLD中的如何有效地管理FPGA设计中的时序问题

  2. 一、摘要 　　从简单SRAM接口到高速同步接口，TimingDesigner软件允许设计者在设计流程的初期就判断出潜在的时序问题，尽最大可能在第一时间解决时序问题。在设计过程的早期检测到时序问题，不仅节省时间，而且可以更容易的实施设计方案。美国EMA公司的设计自动化工具--TimingDesigner，允许创建交互式时序图来获取接口规范，分析组件接口时序的特点，在项目工程师团队中沟通设计要求。 　　二、导言 　　FPGA的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：267kb
    • 提供者：weixin_38617451

  1. 如何有效地管理FPGA设计中的时序问题

  2. 一、摘要 　　从简单SRAM接口到高速同步接口，TimingDesigner软件允许设计者在设计流程的初期就判断出潜在的时序问题，尽可能在时间解决时序问题。在设计过程的早期检测到时序问题，不仅节省时间，而且可以更容易的实施设计方案。美国EMA公司的设计自动化工具--TimingDesigner，允许创建交互式时序图来获取接口规范，分析组件接口时序的特点，在项目工程师团队中沟通设计要求。 　　二、导言 　　FPGA的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的设计挑战

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：383kb
    • 提供者：weixin_38665629
« 12 3 4 5 6 7 8 9 10 ... 49 »