注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：120kb
    • 提供者：codychang

  1. 74系列IC带管脚图

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-07-26
    • 文件大小：687kb
    • 提供者：yan131423yong

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11kb
    • 提供者：txwlltt

  1. l297在步进电机中的应用 及相关的中文资料

  2. L297芯片是具有20个引脚的双列直插式塑胶封装的步进电动机控制器(包括集成的硬件环形分配器)。它可产生四相驱动信号，能用半步(八拍)和全步(四拍)等方式驱动单片机控制两相双极或四相单极步进电机。该芯片内部的PWM斩波器允许在关模式下控制步进电动机绕组电流，由于相序信号也是由内部产生的，因此它只需要时钟、方向和模式输入信号便能控制步进电动机，可减轻微处理器和程序设计的负担。L297单片步进电动机控制器集成电路的核心是脉冲分配器，L297还设有两个PWM斩波器来控制线绕组电流，实现恒流斩波控制，

  3. 所属分类：嵌入式

    • 发布日期：2009-08-29
    • 文件大小：139kb
    • 提供者：zhaolinlin2009

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14mb
    • 提供者：xue041480

  1. xen源代码分析 xen源代码分析

  2. 内容目录 第一章 总体结构................................................................................................................................4 第一节 主要对象..................................................................................................

  3. 所属分类：C++

    • 发布日期：2010-08-27
    • 文件大小：361kb
    • 提供者：kamiv

  1. 设计一个通用寄存器组，16位的寄存器。（含报告）

  2. 设计一个通用寄存器组，满足以下要求： ①通用寄存器组中有4个16位的寄存器。 ②当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 ③通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 ④通用寄存器组中有两个读出端口，由控制信IDC控制，分别对应算术逻辑单元的A口和B口。IDC=0选择目的操作数；IDC=1选择源操作数。 ⑤设计要求层次设计。底层的设计实体有3个：通用寄存器组数据输入模块包括4个16位寄存器，具有

  3. 所属分类：专业指导

    • 发布日期：2011-01-09
    • 文件大小：525kb
    • 提供者：jj070728

  1. xen源代码码分析文档

  2. 内容目录 第一章 总体结构...............................................................................................................................4 第一节 主要对象...................................................................................................

  3. 所属分类：虚拟化

    • 发布日期：2011-04-07
    • 文件大小：361kb
    • 提供者：xujiwei_163

  1. 疯狂内核之——内核初始化

  2. 目录 1 引子 2 1.1 上电 2 1.2 BIOS时代 3 1.3 内核引导程序 5 2 内核映像的形成 8 2.1 MakeFile预备知识 9 2.1.1 Makefile书写规则 9 2.1.2 Makefile变量 10 2.1.3 条件判断 14 2.1.4 函数 17 2.1.5 隐含规则 17 2.1.6 定义模式规则 19 2.1 KBuild体系 23 2.1.1 内核目标 24 2.1.2 主机程序 26 2.1.3 编译标志 27 2.2 内核编译分析 28 2.2.

  3. 所属分类：Linux

    • 发布日期：2011-05-30
    • 文件大小：1mb
    • 提供者：yunsongice

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：29mb
    • 提供者：zzsok

  1. xen分析 pdf

  2. 内容目录 第一章 总体结构................................................................................................................................4 第一节 主要对象..................................................................................................

  3. 所属分类：其它

    • 发布日期：2013-04-08
    • 文件大小：385kb
    • 提供者：totxian

  1. AD9520 Verilog

  2. FPGA控制AD9520，很有参考价值

  3. 所属分类：硬件开发

    • 发布日期：2016-12-23
    • 文件大小：3kb
    • 提供者：liudehuaii18

  1. 常用电路模块的布局布线原则：时钟.pdf

  2. 布局原则 v布局要紧凑, 优先布在Top层,尽量靠近相关IC v为了减小寄生电容,放置两个电容时,要使用得分支长度尽量小 v晶振电源采用Π型滤波，先大后小 v时钟分配器要靠近时钟产生电路 v分配器布中央，以保证到各路IC路径最短

  3. 所属分类：其它

    • 发布日期：2019-09-16
    • 文件大小：236kb
    • 提供者：weixin_38743602

  1. PCB 模块化布局---时钟电路设计

  2. 在一个电路系统中，时钟是必不可少的一部分。时钟电路相当关键，在电路中的作用犹 如人的心脏的作用，如果电路系统的时钟出错了，系统就会发生紊乱，因此在PCB 中设计 一个好的时钟电路是非常必要的。我们常用的时钟电路有：晶体、晶振、时钟分配器。有些IC 用的时钟可能是由主芯片产生的，但追根溯源，还是由上述三者之一产生的。接下来结合具体实例，说明时钟电路布局、布线的原则和注意事项。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：56kb
    • 提供者：weixin_38722348

  1. 基于锁相环的高速示波器等效采样系统设计

  2. 采用小数分频锁相环芯片ADF4351作为采样时钟发生器，利用FPGA进行等精度测频，运用差频法顺序等效采样原理，设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟，利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样，使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源，系统在DC到500 MHz的设计带宽内保持了良好的噪声性能，信噪比优于基于DDS技术的等效采样系统。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：446kb
    • 提供者：weixin_38689477

  1. DSP中的基于AD9516的时间交叉采样时钟的设计

  2. 1 引言 　　随着数字信号处理的高速发展，模拟信号的处理已被数字化处理代替。但对数字系统分辨率的日益提高，作为模数转换系统的核心一A/D转换器，其精度和采样率也随之提高。但精度和采样率是一对矛盾体，很难同时满足要求，因此成为制约A/D采样系统发展的瓶颈。时间交叉采样方案的提出，突破了单个A/D转换器性能的局限性，采用多片高速A/D转换日历交替采样是一种提高系统采样率的有效方法。在多片并行A/D转换器采样系统中，信号重构对于采样时钟精度要求相当严格，传统的晶体振荡器加移位电路和滤波电路的模拟方式

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：185kb
    • 提供者：weixin_38519849

  1. 电源技术中的带可编程PWM控制的3通道恒流LED驱动器—A6280

  2. 描述 　　A6280 是一个 3 通道恒流 LED 驱动器，具有范围较广的输出电流。A6280 通过脉冲宽度调制 (PWM) 方案控制 LED 亮度，可为应用提供在 RGB 群集内显示十亿色彩的功能。最大电流由外部电阻器设置。 　　LED 亮度通过对输出执行 PWM 控制来决定。每个 LED 的 PWM 信号的亮度数据保存在三个 10 位的寄存器中。每个 LED 的峰值可调整（点校正），以补偿错位、老化和温度影响。所有内部锁存寄存器是由 31 位移位寄存器加载。使用一个地址位控制点校正/时钟

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：91kb
    • 提供者：weixin_38725625

  1. 电源技术中的带可编程PWM控制的三通道恒流LED驱动器—A6281

  2. 描述 　　A6281 是一个三通道恒流 LED 驱动器，具有范围较广的输出电流。A6281 通过带脉冲宽度调制 (PWM) 方案控制 LED 亮度，可为应用提供通过RGB群集显示十亿色彩的功能。最大电流可通过外部电阻器设置。 　　LED 亮度是通过对输出执行 PWM 控制的方式进行控制。每个 LED 的 PWM 信号的亮度数据保存在三个 10 位的寄存器中。每个LED的峰值均可调整（点校正），以补偿失配、老化和温度影响。所有内部锁存寄存器均由 32 位移位寄存器加载。一个地址位用于控制点校正

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：91kb
    • 提供者：weixin_38575118

  1. 安森美新的ECLinPS时钟分配器提供HCSL输出

  2. 安森美半导体为当今最先进的计算、数据存储、连网和消费应用的同步存储器模块推出两款新的时钟分配器件，扩展了高性能 ECLinPSTM 时钟管理产品系列。新的 NB4N121K 和  NB4N111K 为全面缓冲双列直插内存模块 (FBDIMM) 应用提供差分主时钟信令等级 (HCSL) 输出和极低传输延迟变异。 　　安森美半导体标准产品先进逻辑部总监何焘 (Dan Huettl) 说：“随着系统速度和容量要求持续提高，业内的存储子系统设计正从并行转向串行地址和数据架构。我们的 EClinPST

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：63kb
    • 提供者：weixin_38689922

  1. 基于AD9516的高速四通道时间交叉采样时钟的设计

  2. 针对四通道时间交叉采样对时钟的严格要求，提出了使用时钟分配器AD9516给四个交叉采样的模数转换器AD9445提供四路在相位上严格相差90°的110 MHz的采样时钟。在介绍AD9516特性的基础上，详细说明了系统设计电路结构，并利用FPGA模拟高速同步串行口(SPI)协议，实现了DSP利用FPGA当作桥接器件和AD9516通信。

  3. 所属分类：其它

« 12 »