注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 单片机课程设计模拟时钟的设计

  2. 单片机课程设计 一、题目：模拟时钟 一、 实验内容：从键盘上输入时间初值用定时器产生0.1s定时中断对时钟计数器计数，并将数值定时送 数 显 管 显示。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-13
    • 文件大小：45kb
    • 提供者：he6he

  1. 时钟程序电子时钟将秒数逢60进1取出时、分、秒显示

  2. 电子时钟将秒数逢60进1取出时、分、秒显示

  3. 所属分类：C/C++

    • 发布日期：2009-05-16
    • 文件大小：1kb
    • 提供者：lynnjenny

  1. 8098单片机实现日历时钟的显示方法

  2. MC146818是MOTOROLA公司生产的 CMOS型实时时钟集成电路,内含MOTOROLA 和INTEL总线时序选择,通过总线可以很方便地 和各种微处理器直接接口。它具有日历、时钟、计 时,可编程定时中断、方波发生器,并能提供50字 节低功耗静态RAM。MC146818用在自动化柴油 发电机组微机控制系统中主要用来记载市电投入 时间、供电时间、机组启动、机组运行时间以及所有 系统中出现故障时的时间。 1 MC146818功能简介 图2 表2 排样方案的文字描述 序号板长板宽张数 带数带宽坯

  3. 所属分类：硬件开发

    • 发布日期：2009-05-25
    • 文件大小：61kb
    • 提供者：jayzf0503

  1. 数电课程设计 数字时钟的设计方案

  2. 数电课程设计接校时电路时可接模拟信号输入（如1Hz和2Hz）测试输出信号的切换正确后，再将秒进位和分进位信号接到校时电路，再接校时电路输出到分计数器和时计数器。 从较时电路接入信号时，必须将原进位信号拔掉。

  3. 所属分类：专业指导

    • 发布日期：2009-06-08
    • 文件大小：27kb
    • 提供者：lei198877

  1. 数电课程设计-简易数字时钟

  2. 1. 课程设计任务：用CPLD设计简易数字时钟。 2. 要求： （1）具有计时功能，用6位数码管分别显示时、分、秒信号。 （2）具有校时功能，进行时校时时不能对分计数器的状态有影响，进行分校时时不能对时计数器的状态有影响；校时结束后，秒计数器要清零。

  3. 所属分类：专业指导

    • 发布日期：2009-06-09
    • 文件大小：381kb
    • 提供者：zhuguangli

  1. 单片机课程设计 题目：模拟时钟

  2. 从键盘上输入时间初值用定时器产生0.1s定时中断对时钟计数器计数，并将数值定时送 数 显 管 显示。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-04
    • 文件大小：45kb
    • 提供者：hanshuiyiheng

  1. C8051F340/1/2/3/4/5/6/7 数 据 手 册（中文）

  2. C8051F340/1/2/3/4/5/6/7 全速 USB FLASH微控制器数 据 手 册 模拟外设 − 10 位 ADC ƒ 转换速率可达200ksps ƒ 内建模拟多路器，单端或差分输入 ƒ VREF可在内部VREF、外部引脚或VDD 中选择 ƒ 内置温度传感器 ƒ 外部转换启动输入 − 两个比较器 − 内部电压基准 − 上电复位/掉电检测器 USB 控制器 − 符合USB规范 2.0版 − 全速(12Mbps)或低速(1.5Mbps) − 集成时钟 恢复电路；无需外部晶体 − 支持8

  3. 所属分类：嵌入式

    • 发布日期：2009-07-30
    • 文件大小：3mb
    • 提供者：muweng88

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计 必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中 最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-19
    • 文件大小：208kb
    • 提供者：kmisslove

  1. 大型设计中FPGA 的多时钟设计策略-经验篇

  2. 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：211kb
    • 提供者：luno1

  1. 大型设计中FPGA 的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2011-07-03
    • 文件大小：211kb
    • 提供者：safan008

  1. 数独编辑器 可玩“杀手数独”喔

  2. 小巧的数独编辑器，现在可以编辑标准数独、宫格数独、锯齿数独、超级数独（或者叫窗口数独）、杀手数独、时钟数独等，并且数独的尺寸不限定为3x3，比如宫格数独可以编辑3x2及3x4等等的地图尺寸。压缩包中附带了若干数独题目。 本程序可以提醒输入错误，可以通过右键菜单列出当前空格能填的数。 本程序只是编辑器，鉴于网上有很多可以对数独进行求解的程序，本编辑器就先不添加求解功能了。

  3. 所属分类：C++

    • 发布日期：2011-12-22
    • 文件大小：57kb
    • 提供者：sugar13

  1. 数独编辑器 源代码

  2. http://download.csdn.net/detail/sugar13/3954175 这个资源的源代码 原文： 小巧的数独编辑器，现在可以编辑标准数独、宫格数独、锯齿数独、超级数独（或者叫窗口数独）、杀手数独、时钟数独等，并且数独的尺寸不限定为3x3，比如宫格数独可以编辑3x2及3x4等等的地图尺寸。压缩包中附带了若干数独题目。 本程序可以提醒输入错误，可以通过右键菜单列出当前空格能填的数。 本程序只是编辑器，鉴于网上有很多可以对数独进行求解的程序，本编辑器就先不添加求解功能了。

  3. 所属分类：C++

    • 发布日期：2011-12-27
    • 文件大小：50kb
    • 提供者：sugar13

  1. 数独编辑器 1.001版

  2. 小巧的数独编辑器，现在可以编辑标准数独、宫格数独、锯齿数独、超级数独（或者叫窗口数独）、杀手数独、时钟数独等，并且数独的尺寸不限定为3x3，比如宫格数独可以编辑3x2及3x4等等的地图尺寸。压缩包中附带了若干数独题目。 本程序可以提醒输入错误，可以通过右键菜单列出当前空格能填的数。 和上一版本相比，本版本采用了自绘制模拟的矩阵式菜单，并且可以采用Ctrl+滚轮来调整显示尺寸。 本程序只是编辑器，鉴于网上有很多可以对数独进行求解的程序，本编辑器就先不添加求解功能了。

  3. 所属分类：C++

    • 发布日期：2012-07-12
    • 文件大小：57kb
    • 提供者：sugar13

  1. FPGA 多时钟设计

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2012-08-25
    • 文件大小：125kb
    • 提供者：qzqsan

  1. 数独编辑器 1.002版

  2. 小巧的数独编辑器，现在可以编辑标准数独、宫格数独、锯齿数独、超级数独（或者叫窗口数独）、杀手数独、时钟数独等，并且数独的尺寸不限定为3x3，比如宫格数独可以编辑3x2及3x4等等的地图尺寸。压缩包中附带了若干数独题目。 本程序可以提醒输入错误，可以通过右键菜单列出当前空格能填的数。 本程序只是编辑器，鉴于网上有很多可以对数独进行求解的程序，本编辑器就先不添加求解功能了。

  3. 所属分类：C++

    • 发布日期：2012-12-29
    • 文件大小：448kb
    • 提供者：sugar13

  1. fpga多时钟设计策略.pdf

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种 多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：硬件开发

    • 发布日期：2013-06-09
    • 文件大小：211kb
    • 提供者：hbxgwjl

  1. 数独编辑器 黑色星期五版

  2. 小巧的数独编辑器，现在可以编辑标准数独、宫格数独、锯齿数独、超级数独（或者叫窗口数独）、杀手数独、时钟数独、连体数独等，并且数独的尺寸不限定为3x3，比如宫格数独可以编辑3x2及3x4等等的地图尺寸。压缩包中附带了若干数独题目。 另外添加了魔方的操作与三阶魔方的编辑和求解功能。 本程序可以提醒输入错误，可以通过右键菜单列出当前空格能填的数。 本程序只是编辑器，鉴于网上有很多可以对数独进行求解的程序，本编辑器就先不添加对数独的求解功能了。

  3. 所属分类：C++

    • 发布日期：2013-12-13
    • 文件大小：529kb
    • 提供者：sugar13

  1. c++精确读取时钟数

  2. 在Windows平台下，常用的计时器有两种，一种是timeGetTime多媒体计时器，它可以提供毫秒级的计时。但这个精度对很多应用场合而言还是太粗糙了。另一种是QueryPerformanceCount计数器，随系统的不同可以提供微秒级的计数。对于实时图形处理、多媒体数据流处理、或者实时系统构造的程序员，善用QueryPerformanceCount/QueryPerformanceFrequency是一项基本功。

  3. 所属分类：C++

    • 发布日期：2008-10-12
    • 文件大小：6kb
    • 提供者：xnn1986

  1. 大型设计中FPGA的多时钟设计策略

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：147kb
    • 提供者：weixin_38690149

  1. FPGA大型设计应用的多时钟设计策略阐述

  2. 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：175kb
    • 提供者：weixin_38718307
« 12 3 4 5 6 7 8 9 10 ... 50 »