注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于Matlab的数字中频GPS信号生成模型

  2. 精确的GPS信号生成器是测试与评价先进GPS接收机设宝十的重要分析工具。本文在中频GPS信号理论模 型分析的基础上，用Matlab实现了一种数字GPS信号生成模型，它能够在数字中频上产生GPS接收信号，其中包含仿真 的噪声和接收机时钟误差。与常规的GPS信号生成器(或模拟器)相比，这种模型设计灵活、易于使用，此外，模型构 建涉及对GPS信号在接收机射频前端处理过程的仿真，从而为GPS接收机射频前端的设计提供了支持。

  3. 所属分类：其它

    • 发布日期：2009-12-29
    • 文件大小：415kb
    • 提供者：wangkaibin

  1. FPGA设计电子时钟

  2. 利用ALTERA公司的UP3开发板设计电子时钟。利用状态转换模型。包括闰年的判断等。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-17
    • 文件大小：2kb
    • 提供者：linlindedream

  1. VC实现仿圆形时钟面板

  2. 在VC的单文档结构模型下实现了仿圆形时钟面板的功能，有时、分、秒的指针。

  3. 所属分类：C++

    • 发布日期：2011-04-14
    • 文件大小：2mb
    • 提供者：chejian_2006

  1. 周期模型及其数据拟合

  2. 周期模型区别于其他模型之处在于其变化规律的重复性，通过切实地了解完对象的各种信息、数据和特征，以及明确了建模的目的之后，属于周期性的问题将很容易被察觉，如潮汐、地球公转和自转、电信号、时钟、人体内循环等一些规律性变化。

  3. 所属分类：专业指导

    • 发布日期：2011-08-21
    • 文件大小：226kb
    • 提供者：haizhilei7

  1. 采样中时钟抖动建模与仿真分析

  2. 本文中数学建模开始，对采样过程中的时钟抖动进行了分析，并通过建立的数学模型进行了matlab仿真，将仿真结果过与理论结果进行了分析和讨论，对于深入学习时钟抖动对采样过程的影响是一份很好的资料

  3. 所属分类：3G/移动开发

    • 发布日期：2012-02-24
    • 文件大小：779kb
    • 提供者：cwb0710575126

  1. 手表模型下载

  2. 很好的3D模型，手表，3DMAX 3D普通的时钟模型下载

  3. 所属分类：其它

    • 发布日期：2013-01-23
    • 文件大小：843kb
    • 提供者：sunny87cw

  1. 时钟教学模型

  2. 小学低年级时钟教学模型，可以拖动指针成任意时长，帮助学生认识时钟。

  3. 所属分类：网页制作

    • 发布日期：2013-08-13
    • 文件大小：7kb
    • 提供者：u011641698

  1. 数字时钟设计原始模型multisim文件

  2. 这是一个数字时钟设计的原始模型文件，可以直接下载并用multisim打开。

  3. 所属分类：其它

    • 发布日期：2013-10-05
    • 文件大小：941kb
    • 提供者：xiejiashu123

  1. 简单的时钟模型

  2. 简单的时钟模型

  3. 所属分类：Sybase

    • 发布日期：2013-11-29
    • 文件大小：843kb
    • 提供者：u012994659

  1. 时钟效果-20200409.zip

  2. 简易时钟，获取当前时间，通过CSS3旋转和位移 ，生成一个时钟的模型。

  3. 所属分类：Web开发

    • 发布日期：2020-04-09
    • 文件大小：82kb
    • 提供者：a1057267039

  1. 原始密度微扰和宇宙微波背景下的标准时钟

  2. 原始时代的标准时钟在原始扰动中保留了特殊类型的特征，可用于直接测量原始宇宙的比例因子作为时间a（t）的函数，从而区分通货膨胀和替代方案。 我们已开始使用标准时钟的关键预测在普朗克2013数据中搜索此类信号。 在这封信中，我们总结了标准时钟的主要预测，并在普朗克2013数据中提出了一个有趣的候选示例。 受此候选人的激励，我们构建并计算了完整的标准时钟模型，并使用更完整的预测对数据进行了更广泛的比较。 尽管此候选者在统计上尚不重要，但我们使用它来说明标准时钟如何在宇宙微波背景（CMB）中出现以及如何

  3. 所属分类：其它

    • 发布日期：2020-04-04
    • 文件大小：976kb
    • 提供者：weixin_38718413

  1. Bianchi I模型作为周期性宇宙的原型

  2. 我们分析了Bianchi I模型在存在刚性物质，超相对论成分和较小的负宇宙学常数的情况下的动力学。 我们在高分子量子力学的框架内对该模型进行了量化，以便在超微空间动力学中引入截断特征。然后，我们将其应用于从狄拉克约束产生的绝热近似la Vilenkin的高分子Wheeler-DeWitt方程， 它把宇宙体积当作准经典变量，实际上变成了在宇宙各向异性中确定的纯量子自由度的动态时钟。本分析的主要问题是确定比安奇一世的周期性演化 模型，由于小宇宙常数而在截止物理学引起的大反弹和转折点之间振荡。 此外，

  3. 所属分类：其它

    • 发布日期：2020-04-03
    • 文件大小：518kb
    • 提供者：weixin_38689551

  1. 高速数字电路设计：互连时序模型与布线长度分析

  2. 般而言，对于SPI接口、MII接口、共享时钟的RMII接口或者SDRAM信号，走线应尽可能的短。对于DDR SDRAM信号以及RGMII等DDR时序的接口来说，多数情况下，组内等长确实是一种简便快速的方法。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：105kb
    • 提供者：weixin_38735899

  1. 基于FPGA的TMR电路跨时钟域同步技术

  2. 三模冗余(TMR)电路中的跨时钟域信号可能会受到来自信号偏差和空间单粒子效应(SEE)的组合影响。通过建立数学模型，对这两个问题进行分析和量化。最后针对长脉宽和短脉宽源信号的不同情况，提出了相应的解决方案。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：334kb
    • 提供者：weixin_38700779

  1. 模数转换器时钟优化测试

  2. 系统时钟优化可以提升系统的性能，但也颇具挑战性。为模数转换器设计抖动为350飞秒（fs）的编码电路是相对容易的，但这是否能够满足当今的高速需求？     在这里我们将讨论相关的时钟参数和方法以实现高速转换器预期的性能，为此要用到一些技术诀窍和经验。首先从典型的ADC时钟方案开始，如图1中所示，我们将焦点放在信号链路中每一级的可用于优化时钟的技术，并且指明一些应避免使用的常用技术。 图1. 典型的时钟信号链路     什么是抖动？     抖动是系统时钟电路设计中最重要的参数，因此了解

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：462kb
    • 提供者：weixin_38600460

  1. 猫头鹰闹钟时钟摆件su免费模型.zip

  2. 猫头鹰造型闹钟模型,闹钟是带有闹时装置的钟。既能指示时间,又能按人们预定的时刻发出音响信号或其他信号。闹钟的机芯结构主要有机械式和石英电子式两大类。

  3. 所属分类：互联网

    • 发布日期：2020-10-21
    • 文件大小：275kb
    • 提供者：weixin_42567443

  1. 一种13.56 MHz射频标签仿真模型的设计

  2. 实现了一种基于MP300读卡器电路的射频前端电路仿真模型。通过对读卡器的发射线圈及场强标定线圈等进行分析和建模，结合ISO14443对RFID模拟前端电路的要求，搭建了与测试条件高度吻合的仿真电路模型。模型中射频发射线圈、场强标定线圈及标签线圈之间的电磁耦合用耦合系数k表示。经测试验证，该仿真模型在1.5 A/m~7.5 A/m场强下对待测卡片电源获取、时钟获取、信号解调、信号调制及信号串扰等方面的仿真结果与实际测试结果的一致性较好，能帮助模拟前端芯片设计快速收敛至设计目标。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：455kb
    • 提供者：weixin_38692666

  1. 一种8位嵌入式RISC MCU IP核数据通道模型设计

  2. 在8位MCU IP核设计中，数据通道部分的设计是整个设计的关键之一。采用自顶向下的设计方法，提出了一种特定的层次化数据通道模型。该数据通道模型由整齐的时钟节拍控制数据通道的开启，经过精心设计的各层子数据通道的选通，有效地避免了内部数据总线读写冲突，规范了设计，降低了功耗，缩短了设计周期。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：91kb
    • 提供者：weixin_38742453

  1. 基于无线HART协议的数据链路层协议模型设计

  2. 以无线HART协议为基础根据工业现场的特点，设计并实现了数据链路层协议模型。在以无线HART适配器节点为平台的实验结果表明，模型所实现的时钟同步精度达到30μs，满足工业现场要求的前提下降低了节点的能耗，以模型为基础的无线HART节点成功组建形成无线HART单跳网络。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：237kb
    • 提供者：weixin_38710323

  1. 嵌入式系统/ARM技术中的嵌入式系统的PCI Express时钟分配

  2. PCI Express （PCIe）是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵。因此，采用点对点连接的星型结构的PCIe时钟分配方案就变得并不理想。本文将讨论如何使用一个多点信号来分配PCIe时钟，而且仍满足PCIe第二代规范严格的抖动要求。 　　PCIe计时 　　PCIe基本规范1.1和2.0为信令速率2.5Gbps和5.0Gbps的时钟分配定义了三个不同模型，见图1、图2和图3。 　　共用时钟架构作为最常使用的方法有很

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：275kb
    • 提供者：weixin_38601446
« 12 3 4 5 6 7 8 9 10 ... 24 »