注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL的有限状态机设计

  2. 6.1 概述 6.2 有限状态机的HDL描述 6.3 状态编码 ppt格式

  3. 所属分类：专业指导

    • 发布日期：2009-09-03
    • 文件大小：302kb
    • 提供者：vaisramana

  1. 有限状态机设计 帮助你理解状态机设计方法

  2. 描述状态机的设计，帮助你理解状态机设计方法。不过是基础的

  3. 所属分类：专业指导

    • 发布日期：2009-12-15
    • 文件大小：285kb
    • 提供者：hjj3547110

  1. 用有限状态机进行软件设计

  2. 用有限状态机进行软件设计用有限状态机进行软件设计用有限状态机进行软件设计用有限状态机进行软件设计用有限状态机进行软件设计用有限状态机进行软件设计

  3. 所属分类：专业指导

    • 发布日期：2010-03-08
    • 文件大小：188kb
    • 提供者：sxf330

  1. 基于VerilogHDL的有限状态机的设计

  2. 该资源具体的讲解了基于VerilogHDL的有限状态机的设计，相信会对大家有所帮助的。

  3. 所属分类：专业指导

  1. 基于有限状态机的UART设计.pdf

  2. 推荐：基于有限状态机的UART设计.pdf 写的很好 值得下载

  3. 所属分类：专业指导

    • 发布日期：2010-07-13
    • 文件大小：244kb
    • 提供者：hglikun

  1. 基于有限状态机实现全双工可编程UART

  2. 异步协议是广泛应用于数据链路层的串行通信协议，文中基于该协议用./01设计了全双工可编程2345（2678 9:;3<?6@A;*6*B<4:@:79:;5;=6<C7DD:;，通用异步收发器）。重点讨论了使用E)F（有限状态机）技术进行接收器和发送器 两大核心模块的设计实现，以及接收器能够正常工作的关键技术———倍频采样技术；此外本设计在采样的同时实现串并 转换，它比传统的方法能少一个周期的时钟消耗。设计的2345在GB=;DB<,,HI"中通过了全部功能仿真。

  3. 所属分类：嵌入式

    • 发布日期：2010-08-16
    • 文件大小：197kb
    • 提供者：qq852043265

  1. 有限状态机设计技术ppt

  2. 有限状态机设计技术，技术资料，简洁的介绍，加深对状态机编程的理解

  3. 所属分类：专业指导

    • 发布日期：2010-08-19
    • 文件大小：806kb
    • 提供者：hebeidaxuehe

  1. 状态机设计

  2. 现代数字系统的设计一般都采用自顶向下的模块化设计方法。即从整个系统的功能出发，将系统分割成若干功能模块。在自顶向下划分的过程中，最重要的是将系统或子系统按计算机组成结构那样划分成控制器和若干个受控制的功能模块。受控部分通常是设计者们所熟悉的各种功能电路，设计较为容易。主要任务是设计控制器，而其控制功能可以用有限状态机来实现。因而有必要深入探讨有限状态机的设计方法。 1 状态机设计的一般方法

  3. 所属分类：数据库

    • 发布日期：2011-11-23
    • 文件大小：93kb
    • 提供者：mgd19880919

  1. FPGA Verilog HDL 设计实例系列连载--------有限状态机设计

  2. 数字系统有两大类有限状态机（Finite State Machine，FSM）：Moore状态机和Mealy状态机。 Moore状态机 　　其最大特点是输出只由当前状态确定，与输入无关。Moore状态机的状态图中的每一个状态都包含一个输出信号。这是一个典型的Moore状态机的状态跳转图，x、y、z是输入，a、b、c是输出。

  3. 所属分类：嵌入式

    • 发布日期：2012-04-08
    • 文件大小：115kb
    • 提供者：longriver08

  1. 有限状态机

  2. 有限状态机FSM思想广泛应用于硬件设计，相比于其它设计方案有其难以超越的优越性。实时时钟 RTC(Real 11me Clock)基本功能是提供时、分、秒等时间信息，并可提供闹铃功能，因此广泛应用于需要实 时时钟的场合如数码相机、PDA、计算机、手机等。 本论文首先介绍了有限状态机理论，阐述了使用FSM思想如何设计和实现RTC，抽象出了主要模块的有 限状态图，并给出了比较详细的设计方案。

  3. 所属分类：C++

    • 发布日期：2012-10-27
    • 文件大小：152kb
    • 提供者：jimmy0541

  1. 有限状态机和VHDL的综合运用实例

  2. 这是一份数字实验课程的实验报告，隐藏了个人信息。 这份试验报告是用硬件模拟21点纸牌游戏的状态转换，涉及到的知识点包括有限状态机涉及，Altera Quartus II设计与仿真， Logic Analyzer的使用，及VHDL编程。文档结尾附带了VHDL的完整代码供参考。 本人是VHDL初学者，编写这个程序遇到的问题有：信号的赋值有延迟而变量没有；多个process不同操作同一个变量，process的敏感信号使用等等，这是与普通软件编程不同的地方，提醒大家注意。

  3. 所属分类：专业指导

    • 发布日期：2012-12-31
    • 文件大小：740kb
    • 提供者：firegw

  1. 有限状态机 FSM 设计指导

  2. 这是我觉得非常好的一篇关于如何设计有限状态机FSM的文章。唯一的问题是，这篇文章绝大部分（也是这篇文章的核心内容）都是引用一篇英文文献的，并没有翻译过来。

  3. 所属分类：嵌入式

    • 发布日期：2013-02-11
    • 文件大小：695kb
    • 提供者：crossni

  1. verilog有限状态机的设计

  2. verilog 有限状态机 设计

  3. 所属分类：嵌入式

    • 发布日期：2013-04-16
    • 文件大小：330kb
    • 提供者：ywxgx

  1. 有限状态机设计策略

  2. 有限状态机设计策略，很好地学习资料，你值得一看！

  3. 所属分类：硬件开发

    • 发布日期：2013-06-03
    • 文件大小：219kb
    • 提供者：u010882690

  1. 基于VHDL的MTM总线主模块有限状态机设计

  2. 为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：381kb
    • 提供者：weixin_38617001

  1. vhdl有限状态机设计

  2. 详细的介绍了vhdl有限状态机设计，并且附有响应的代码例子。适合初学者入门学习，详细的介绍了vhdl有限状态机设计，并且附有响应的代码例子。适合初学者入门学习

  3. 所属分类：硬件开发

    • 发布日期：2020-09-23
    • 文件大小：223kb
    • 提供者：chenkui164

  1. EDA/PLD中的基于VHDL的MTM总线主模块有限状态机设计

  2. 摘要：为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。 　　MTM总线（Module Testing and Maintenance bus,MTMbus）是一种同步、串行、用于系统级的背

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：320kb
    • 提供者：weixin_38701340

  1. 单片机与DSP中的用STATECAD快速设计有限状态机

  2. 作者Email: zlyadvocate163.com 数字系统通常划分为信息处理单元和控制单元。信息单元主要进行信息的传输和运算, 而控制单元的主要任务是控制信息处理单元的微操作的顺序。控制单元的实现方式有: 有限状态机、控制寄存器和微代码控制器等。有限状态机在时间尺度上对其控制信号进行离散化控制, 利用状态转移使控制信号在有限状态机的状态节拍控制下变化, 以实现对被控对象的控制。有限状态机设计的关键是如何把一个实际的时序逻辑关系抽象成一个时序逻辑函数,传统的电路图输入法通过直接设计

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：59kb
    • 提供者：weixin_38554186

  1. 基于VHDL的MTM总线主模块有限状态机设计

  2. 为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用“单进程”式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：465kb
    • 提供者：weixin_38694343

  1. 基于VHDL的MTM总线主模块有限状态机设计

  2. 摘要：为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。 　　MTM总线（Module Testing and Maintenance bus,MTMbus）是一种同步、串行、用于系统级的背

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：382kb
    • 提供者：weixin_38662089
« 12 3 4 5 6 7 8 9 10 ... 19 »