注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA奇数和偶数分频器和半整数及任意小数分频器设计

  2. FPGA上实现奇数和偶数分频器和半整数及任意小数分频器设计，经模拟，成功

  3. 所属分类：硬件开发

    • 发布日期：2013-05-10
    • 文件大小：238kb
    • 提供者：lhrace11

  1. 分频器计算器

  2. 分频器元器件计算，也可以用于其他模拟电路简单的计算，比如电阻，电容

  3. 所属分类：其它

    • 发布日期：2013-12-04
    • 文件大小：86kb
    • 提供者：u013041014

  1. 分频器设计

  2. 模拟分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放

  3. 所属分类：硬件开发

    • 发布日期：2014-07-21
    • 文件大小：514kb
    • 提供者：sujunsen

  1. 模拟分频器

  3. 所属分类：电信

  1. 高频实验_模拟相乘器混频器_差分峰值鉴频器

  2. 高频第二次仿真实验_模拟相乘器混频器仿真实验_差分峰值鉴频器仿真实验.doc高频第二次仿真实验_模拟相乘器混频器仿真实验_差分峰值鉴频器仿真实验.doc高频第二次仿真实验_模拟相乘器混频器仿真实验_差分峰值鉴频器仿真实验.doc

  3. 所属分类：嵌入式

    • 发布日期：2011-04-21
    • 文件大小：952kb
    • 提供者：ylimh_hmily

  1. 应用于频率合成器的宽分频比CMOS可编程分频器设计

  2. 提出一种应用于射频频率合成器的宽分频比可编程分频器设计。该分频器采用脉冲吞吐结构，可编程计数器和吞脉冲计数器都采用改进的CMOS源极耦合(SCL)逻辑结构的模拟电路实现，相对于采用数字电路实现降低了电路的噪声和减少了版图面积。同时，对可编程分频器中的检测和置数逻辑做了改进，提高分频器的工作频率及稳定性。最后，采用TSMC的0．13／μmCMOS工艺，利用CadenceSpectre工具进行仿真，在4．5GHz频率下，该分频器可实现200～515的分频比，整个功耗不超过19mW，版图面积为106μ

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：247kb
    • 提供者：weixin_38719564

  1. EDA/PLD中的应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：606kb
    • 提供者：weixin_38705640

  1. 模拟技术中的USB3.0中五分频电路设计

  2. 摘要： 基于65 nm CMOS 工艺， 分别采用CML 电路和TSPC 电路设计并实现一种新型五分频电路， 适用于USB 3. 0物理层中时钟频率的五分频转换， 且输出占空比基本满足50%, 仿真结果表明采用CML 电路构建的分频器可稳定工作在8 GHz的输入时钟频率， 此时功耗为1. 9 mW, 采用T SPC 电路构建的分频器可稳定工作在10 GHz 输入时钟频率， 此时功耗为0. 2 mW, 2 种分频电路都满足USB 3. 0 规范要求， 完全达到预期目标。 　　0 引言 　　US

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：433kb
    • 提供者：weixin_38607554

  1. 应用于倍频电路的预置可逆分频器设计

  2. 锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模可预置且可根据实际需要进行可逆分频[2]。由于现有的电路均不能满足上述要求，本文首先采用simuink 和FPGA 开发了应用于倍频电路的变模可逆分频器。

  3. 所属分类：其它

  1. 模拟技术中的多通道电子分频放大器的制作

  2. 自从数字技术进入音频领域，音源和输入系统的音质得到了很大的改善，前置放大器变成几乎只是音源选择开关和音量电位器的简单东西。但与此相反，输出系统却与模拟时代时一样变化不大，其原因因主要是扬声器的 原理并无大变。由于声频范围宽至九至十个倍频程，要使扬声器的振动系统在如此宽的频率范围内，完全线性地按照电信号振动十分困难，再要求具有线性的声辐射 特性.几乎是不可能的。 　　一个解决的途径是把声频范围分成数段.再用数只扬声器分段放音，这即是多扬声器系统，常见的是二单元和三单元系统。但是分割频带需 要分频

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：218kb
    • 提供者：weixin_38644688

  1. 模拟技术中的分频器的两大分类

  2. 分频器有两大类：一类是被动分频器(PassiVe  Crossover)，亦称功率分频器；另一类是主动分频器(Active Crossover)，亦称电子分频器。 　　1、被动分频器 　　被动分频器是一种音箱内置分频器，由电容和电感滤波网络构成，其特点是分频网络设置在功率放大器和扬声器之间。这种分频器把从功率放大器直接出的全频音频功率信号分为低音和高音或者低音、中音和高音，将分频后的信号按不同频段分配给各频段扬声器。在全频高、低音或高、中、低音主动分频音箱中，均由被动分频电路完成分频任务。

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：60kb
    • 提供者：weixin_38535808

  1. 模拟技术中的高低音分离式音箱使用分频器的原因

  2. 所谓高低音分离式音箱是指声音的高频部分由一只高音扬声器放音，低频部分则由一只低音扬声器放音的音箱，而不是由一只扬声器完成整个音频频段放音的任务。在专业音箱中，高音单元一般为号角式扬声器，低音单元则有直射式和气流式等多种形式。不管是内分频还是外分频，高低音分离式音箱都要采用分频放音的方案，其主要原因有以下3个方面。 　　1．使各种扬声器都工作在最合适的音频段 　　振膜尺寸和材料不同的扬声器，其最佳工作频带也不同。口径越大的扬声器，则低频特性就越好。所以，在其他条件相同时情况下，18英寸的低音效

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：57kb
    • 提供者：weixin_38626075

  1. 模拟技术中的低噪声12 GHz微波小数N分频锁相环的设计

  2. 电路功能与优势 　　该电路是低噪声微波小数N分频PLL的完整实现方案，以 ADF4156 作为核心的小数N分频PLL器件。使用 ADF5001 外部预分频器将PLL频率范围扩展至18 GHz。采用具有适当偏置和滤波的超低噪声 OP184 运算放大器驱动微波VCO，在12 GHz下可实现完全低噪声PLL，经测量积分相位噪声为0.35 ps rms。该功能通常用于产生本振频率(LO)，适用于微波点对点系统、测试与测量设备、汽车雷达等应用和军事应用。 图1. 低噪声微波小数N分频PLL（简化示

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：262kb
    • 提供者：weixin_38728555

  1. 模拟技术中的应用于频率合成器的宽分频比CMOS可编程分频器设计

  2. 高速、宽分频范围的可编程频率分频器设计一直是射频频率综合器设计中的难点，它的工作速度限制了频率合成器输出信号的最高频率，它的相位噪声影响频率合成器的带内相位噪声。文中设计的可编程分频器应用于移动数字电视接收机调谐芯片，该芯片兼容了DVB-H、DAB标准，接收的频段覆盖了460～900 MHz，1 400～1 500 MHz这两个频段。根据整个芯片的系统方案设计，可编程分频器的工作频率为2.4～4.0 GHz，实现的分频比范围为240～400，且为连续的。目前高速可编程分频器主要包括基于双模预分频

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：453kb
    • 提供者：weixin_38692184

  1. 电子测量中的10~37 GHz CMOS四分频器的设计

  2. 1 引言 　　随着通信技术的迅猛发展，人们对通信系统中单元电路的研究也越来越多。而分频器广泛应用于光纤通信和射频通信系统中，因此，高速分频器的研究也日益受到关注。分频器按实现方式可分为模拟和数字两种。模拟分频器可由注入锁定等结构实现，一般具有工作频率高、功耗低等优点，但是分频范围较小，芯片面积较大。数字分频器基于触发器结构，一般分频范围较宽，芯片面积较小，但相对于模拟分频器其工作频率较低，功耗较大。这里采用UMC 0．13 um的CMOS工艺(其特征频率fT约100 GHz)，在电源电压为1．

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：187kb
    • 提供者：weixin_38562085

  1. 微波频率中的超薄双带表面等离子体激元波导和分频器

  2. 我们基于平面复合周期光栅的设计器表面等离振子极化子（DSPP），实验性地提出了一种超薄双频等离激元波导和分频器。 在这样的平面等离子超材料中，电磁波可以紧密地限制在​​超薄金属光栅周围，DSPP的传播强烈取决于由沟槽深度决定的色散关系。 基于这些特性，我们设计并制造了一种超薄复合光栅，以支持两种DSPP模式，该模式在弯曲表面等离子体激元（SPP）波导中表现出低的弯曲损耗。 我们还通过调整两个分支的凹槽深度，提出了一种超薄SPP分频器。 实验结果与数值模拟吻合良好。

  3. 所属分类：其它

  1. 10~37 GHz CMOS四分频器的设计

  2. 1 引言 　　随着通信技术的迅猛发展，人们对通信系统中单元电路的研究也越来越多。而分频器广泛应用于光纤通信和射频通信系统中，因此，高速分频器的研究也日益受到关注。分频器按实现方式可分为模拟和数字两种。模拟分频器可由注入锁定等结构实现，一般具有工作频率高、功耗低等优点，但是分频范围较小，芯片面积较大。数字分频器基于触发器结构，一般分频范围较宽，芯片面积较小，但相对于模拟分频器其工作频率较低，功耗较大。这里采用UMC 0．13 um的CMOS工艺(其特征频率fT约100 GHz)，在电源电压为1．

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：261kb
    • 提供者：weixin_38653878

  1. 多通道电子分频放大器的制作

  2. 自从数字技术进入音频领域，音源和输入系统的音质得到了很大的改善，前置放大器变成几乎只是音源选择开关和音量电位器的简单东西。但与此相反，输出系统却与模拟时代时一样变化不大，其原因因主要是扬声器的 原理并无大变。由于声频范围宽至九至十个倍频程，要使扬声器的振动系统在如此宽的频率范围内，完全线性地按照电信号振动十分困难，再要求具有线性的声辐射 特性.几乎是不可能的。 　　一个解决的途径是把声频范围分成数段.再用数只扬声器分段放音，这即是多扬声器系统，常见的是二单元和三单元系统。但是分割频带需 要分频

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：311kb
    • 提供者：weixin_38748263

  1. 分频器的主要参数

  2. 什么是分频器　　分频器是指将不同频段的声音信号区分开来，分别给于放大，然后送到相应频段的扬声器中再进行重放。在高质量声音重放时，需要进行电子分频处理。　　分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放。之所以这样做，是因为任何单一的喇叭都不可能完美的将声音的各个频段完整的重放出来。　　分频器是音箱中的“大脑”，对音质的好坏至关重要。功放输出的音乐讯号必须经过分频器中的过滤波元件处理，让各单元特定频率的讯号通过。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：208kb
    • 提供者：weixin_38706294

  1. 应用于倍频电路的预置可逆分频器设计

  2. 摘要：首先分析了应用于倍频电路的预置可逆分频器的工作原理，推导了触发器的驱动函数。 　　并建立了基于simulink 和FPGA 的分频器模型，实验结果表明分频器可以实现预置模和可逆分频功能，满足倍频电路需要。 　　1. 前言 　　锁相环是倍频电路的主要实现方式，直接决定倍频的成败。传统的锁相环各个部件都是由模拟电路实现的，随着数字技术的发展，全数字锁相环逐步发展起来，全数字锁相环的环路部件全部数字化，通常由数字鉴相器、数字环路滤波器、压控振荡器以及分频器组成，全数字锁相环中的分频器要求模

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：786kb
    • 提供者：weixin_38748740
« 12 3 4 5 6 7 8 9 10 ... 18 »