多年来，高速信号转换系统中的模数转换器(ADC)所使用的典型流水线架构包含了取样波形所需的所有功能，这些功能被集成进同一封装中： 　　1. 某种形式的跟踪保持电路，可保持用于转换的信号； 　　2. 内置参考和偏置电流； 　　3. 时钟缓冲器和较小的数字电路，可将来自各级电路的比特组成无误码的数据字。 　　在大多数情况下，这些转换器中的可编程性仅限于通过一个休眠管脚打开/关闭转换器，或通过在双补码(two's complement)或偏移二进制码(offset binary)输出格式中选择