JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准，它提供更高的通道速率最大值（每通道高达12.5 Gbps），支持确定延迟和谐波帧时钟。此外，得益于转换器性能的提升--这些转换器兼容开放市场FPGA解决方案，并且可扩展--现已能轻松传输大量待处理的数据。 　　FPGA供应商已讨论了许多年有关千兆串行/解串（SERDES）接口的话题，虽然过去大部分模数转换器（ADC）和数模转换器（DAC）并未配备这类高速串行接口。FPGA和转换器不与任何通用标准接口，