本课题任务是用CPLD设计一个直接频率合成器，本文首先对 DDS 的原理进行了详细讨论，然后结合复杂可编程逻辑器件（CPLD），设计实现了基于 CPLD 为平台的 DDS。随后介绍了利用CPLD实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在CPLD中的实现方法，给出了部分VHDL源程序。通过D/A转换将数字量转换为模拟正弦波信号，通过按键来对输出频率的改变，通过数码管对输出频率进行显示。来实现CPLD正弦波信号源。

新一代的直接数字频率合成器DDS，采用全数字的方式实现频率合成。与传统的频率合成技术相比DDS具有以下特点：(1)频率转换快。直接数字频率合成是一个开环系统，无任何反馈环节，其频率转换时间主要由频率控制字状态改变所需的时间及各电路的延时时间所决定，转换时间很短。(2)频率分辨率高、频点数多。DDS输出频率的分辨率和频点数随相位累加器位数的增长而呈指数增长，分辨率高达μHz。(3)相位连续。DDS在改变频率时只需改变频率控制字(即累加器累加步长)，而不需改变原有的累加值，故改变频率时相位是连续的。