注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL语言的数字频率计设计

  2. 毕业设计，欢迎下载，共同努力，学好电子，那些想学电子电路设计的同学，可以参考哦，在这个互助的平台，大家相互学习

  3. 所属分类：硬件开发

    • 发布日期：2009-05-10
    • 文件大小：1048576
    • 提供者：liulang112

  1. 32阶分布式滤波器设计代码,VHDL程序代码

  2. 32阶 分布式滤波器 设计代码 VHDL程序 代码 让你的毕业设计更容易

  3. 所属分类：其它

    • 发布日期：2009-05-12
    • 文件大小：8192
    • 提供者：qgl220

  1. 数字电子钟（有用VHDL设计的，也有石英晶体振荡器电路）含电路图

  2. 是我做毕业设计论文时用的。 目 录 前言:…………………………………………………………………1 一、设计任务:……………………………………………………………2 二、题目分析与整体构思:………………………………………………3 三、硬件电路设计:………………………………………………………4 四、程序设计:……………………………………………………………5 五、心得体会:……………………………………………………………6 附录:……………………………………………… …………………7 参考文献:……………

  3. 所属分类：嵌入式

    • 发布日期：2009-06-02
    • 文件大小：1048576
    • 提供者：star_xinger

  1. 数字钟的vhdl设计

  2. 经过硬件测试过，完全可以实现。可以用作课程设计，毕业设计。（可以用文本打开）。

  3. 所属分类：专业指导

    • 发布日期：2009-06-02
    • 文件大小：4096
    • 提供者：suifeng654456

  1. 基于fpga的频率计设计

  2. 频率计设计 vhdl fpga 毕业论文 已经通过论文答辩 有紡真图

  3. 所属分类：硬件开发

    • 发布日期：2009-06-24
    • 文件大小：143360
    • 提供者：percy1987aj

  1. 单片机毕业设计（系统）

  2. 用FPGA及VHDL硬件描述语言编程的方法来实现异步计数器的功能

  3. 所属分类：硬件开发

    • 发布日期：2010-03-04
    • 文件大小：389120
    • 提供者：amartya8627

  1. AES加密算法的VHDL实现

  2. AES VHDL 毕业设计2个包绝对好用

  3. 所属分类：其它

    • 发布日期：2010-03-23
    • 文件大小：1048576
    • 提供者：GENGGE55

  1. 毕业设计 用VHDL语言实现异步通信接口的设计

  2. 用VHDL语言实现异步通信接口的设计.doc

  3. 所属分类：专业指导

    • 发布日期：2010-03-29
    • 文件大小：462848
    • 提供者：a2811675

  1. dds直接数字频率计设计 开题报告

  2. 一篇关于dds直接数字频率计设计的开题报告 有助于做毕业设计的毕业生参考

  3. 所属分类：硬件开发

    • 发布日期：2010-04-06
    • 文件大小：2097152
    • 提供者：gongqian711

  1. 基于EDA仿真技术的电子时钟系统设计

  2. VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30%的速度快速成长。 这次毕业设计的内容

  3. 所属分类：嵌入式

    • 发布日期：2010-04-28
    • 文件大小：169984
    • 提供者：xl77777777

  1. 8位乘法器的毕业设计

  2. 本课题的设计来源是基于标准硬件描述语言（Very High Speed Integrated Circuit Hardware Descr iption Language,VHDL）及MAX + Plus II(Multiple Array Matrix Programmable Logic User System)软件开发工具的进行模拟仿真的8位乘法器，用于实现8位移位相加乘法器的乘法运算功能。

  3. 所属分类：嵌入式

    • 发布日期：2010-05-16
    • 文件大小：202752
    • 提供者：wuxiaodong1

  1. 毕业设计 ppt模板

  2. 毕业设计ppt模板 在现代的集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数个时钟。多时钟域带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO是解决这个问题一种简便、快捷的解决方案。而传统的工艺在集成电路的设计方面有很大的弊端，本文尝试以一种新的方法——VHDL语言的方式解决上述问题。

  3. 所属分类：嵌入式

    • 发布日期：2010-06-20
    • 文件大小：278528
    • 提供者：hushuanlei

  1. Verilog多功能数字钟的设计— 毕业设计VHDL

  2. Verilog多功能数字钟的设计— 毕业设计VHDL

  3. 所属分类：专业指导

    • 发布日期：2010-12-09
    • 文件大小：1048576
    • 提供者：ziyouren2008

  1. 出租车计费系统--VHDL语言--MAX+PLUSⅡ，毕业设计

  2. 毕业设计，想要的就来吧！ 该系统利用VHDL语言、PLD设计出租车计费系统，以 MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统 程序并进行了程序仿真。使其实现计费以及预置和模拟汽 车启动、停止、暂停等功能，并动态扫描显示车费数目。

  3. 所属分类：专业指导

    • 发布日期：2011-04-04
    • 文件大小：164864
    • 提供者：db185374596

  1. VHDL语言描述的16*16LED点阵显示模块毕业设计

  2. 非常不错的毕业设计···看了你绝对不会后悔。

  3. 所属分类：专业指导

    • 发布日期：2011-05-11
    • 文件大小：1048576
    • 提供者：dupeng1988a

  1. 8路抢答器控制毕业设计

  2. 8路抢答器控制毕业设计，这个东西大家可以参考下 摘 要 Abstract 引言 第一章 8路抢答器功能与系统原理结构框图 第二章 基于VHDL的设计 第三章 PCB（印刷电路板）生成制作 结束语 参考文献

  3. 所属分类：Java

    • 发布日期：2011-09-18
    • 文件大小：326656
    • 提供者：yfct20090828

  1. 毕业设计，基于VHDL 语言的出租车计费系统的设计和实现

  2. 毕业设计，基于VHDL 语言的出租车计费系统的设计和实现

  3. 所属分类：软件测试

    • 发布日期：2011-12-03
    • 文件大小：91136
    • 提供者：li1568772322

  1. 毕业设计基于FPGA等精度频率计（8051 IP核）

  2. 毕业设计基于FPGA等精度频率计（8051 IP核），包括VHDL代码和C语言代码，LCD1602显示频率、相位、脉宽，完全开源。

  3. 所属分类：硬件开发

    • 发布日期：2012-07-16
    • 文件大小：14680064
    • 提供者：abab8780000

  1. 电子琴毕业设计

  2. 八音电子琴和自动演奏电路设计 vhdl 源码。。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-06
    • 文件大小：449536
    • 提供者：zgx_zgx

  1. 基于CPLD多波形函数信号发生器的设计-本科毕业设计

  2. 毕业设计（论文）内容简介： DDS即Direct Digital Synthesizer直接数字频率合成，是一种新型的频率合成技术，具有频率转换速度快，频率分辨率高，并在频率转换时可保持相位的连续，因而易于实现多种调制功能。DDS是全数字化技术，其幅度、相位、频率均可实现程控，并可通过更换波形数据灵活实现任意波形。基于CPLD和DDS技术的函数发生器可以实现信号波形的多样化，而且方便可靠，简单经济，系统易于扩展，同时可大大提高输出信号的带宽。 本文是基于可编程逻辑器件CPLD和直接数字频率合成

  3. 所属分类：硬件开发

    • 发布日期：2018-03-23
    • 文件大小：6291456
    • 提供者：guoruibin123
« 12 3 4 »