注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog编写的流水线CPU

  2. 用verilog编写的简单流水线CPU，指令集根据DLX指令集修改而来。只支持定点操作。结构大致为经典的MIPS五段流水线。不包含冲突检测及处理。

  3. 所属分类：专业指导

    • 发布日期：2009-06-28
    • 文件大小：67kb
    • 提供者：liujia04

  1. 带流水线的类MIPS CPU verilog源代码

  2. 1. 哈佛存储器结构，大端格式； 2. 类MIPS精简指令集，支持子程序调用和软中断； 3. 实现了乘除法； 4. 五级流水线，工作频率可达80MHz（每个时钟周期一条指令，不计流水线冲突）。 内含详细文档。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-12
    • 文件大小：703kb
    • 提供者：viggin

  1. 五段流水线 - VHDL语言编写 -risc指令级

  2. 五段流水线 VHDL risc指令级 modelsim 课程设计实验，实现流水功能和访存冲突缓解

  3. 所属分类：专业指导

    • 发布日期：2010-01-12
    • 文件大小：89kb
    • 提供者：sfengsheng

  1. 五级流水线cpu

  2. 流水线cpu的实现，代码调试过了，解决冲突方面改进很多

  3. 所属分类：硬件开发

    • 发布日期：2014-04-30
    • 文件大小：797kb
    • 提供者：lianglijian88

  1. 基于FPGA的MIPS 架构的CPU设计

  2. 设计了一个基于MIPS架构的基本CPU，并能下载到FPGA上。利用所设计的CPU能够执行相应的程序，并能返回正确结果。可以通过在指令中添加空指令的方式来避免指令在流水执行中的数据冲突问题。

  3. 所属分类：硬件开发

    • 发布日期：2014-12-05
    • 文件大小：1mb
    • 提供者：zbtrik

  1. 组原课设 5段流水线CPU

  2. 华科组原课设，在logisim平台实现单周期CPU，5段流水线，理想流水线，插气泡和数据重定向处理各种冲突，包含老师给的各种测试案例和运行结果，以及各种故障处理。包括任务书和mips指令集

  3. 所属分类：专业指导

    • 发布日期：2015-05-15
    • 文件大小：1mb
    • 提供者：lenayoung2

  1. MIPS实现的流水线CPU

  2. 用MIPS实现的流水线CPU，实现各种流水线冲突。

  3. 所属分类：嵌入式

    • 发布日期：2015-06-02
    • 文件大小：4mb
    • 提供者：u013833012

  1. 流水线中的冲突实验

  2. 加深对计算机流水线基本概念的理解； 理解MIPS结构如何用5段流水线来实现，理解各段的功能和基本操作； 加深对结构冲突/数据冲突/控制冲突的理解； 进一步理解解决数据冲突的方法，掌握如何应用定向技术来减少数据冲突引起的停顿，并加深对指令调度技术和延迟分支技术的理解

  3. 所属分类：专业指导

    • 发布日期：2018-05-11
    • 文件大小：477kb
    • 提供者：qq_36616309

  1. 北邮 计算机系统结构实验二流水线及流水线中的冲突

  2. 北邮 计算机系统结构实验二——流水线及流水线中的冲突

  3. 所属分类：专业指导

    • 发布日期：2018-06-01
    • 文件大小：488kb
    • 提供者：nicholas1328

  1. Verilog流水线ppt（英文）

  2. 流水线简介以及产生的冲突类型及解决方案 • Conflict for use of a resource • MIPS pipeline with a single memory? – Load/Store requires memory access for data – InstrucOon fetch would have to stall for that cycle • Causes a pipeline “bubble” • Hence, pipelined datapaths r

  3. 所属分类：讲义

  1. mips多周期五段流水线

  2. 使用ise开发；实现了三种类型一共43条指令；包括了本次的实验报告；通过定向解决了冲突，对于load和rr型指令采用暂停一周期再定向解决；

  3. 所属分类：硬件开发

    • 发布日期：2018-01-22
    • 文件大小：8mb
    • 提供者：baidu_35213585

  1. 单功能非线性流水线的调度程序 福州大学

  2. 一、大作业要求 使用java语言编写一个单功能非线性流水线的调度程序。输入为预约表，输出为最优调度方案。 二、大作业总体设计方案 1.根据预约表计算冲突向量 2.BFS建立向量图 3.DFS找出向量图中的环，最短环即为最佳方案

  3. 所属分类：Java

    • 发布日期：2018-09-22
    • 文件大小：2kb
    • 提供者：qq_41032243

  1. 计算机组成实验Project5流水线CPU源代码

  2. 通过强测和P5课上测试，支持addu,subu,ori, beq,lw, sw, lui, j, jal, jr, nop指令； 支持转发和暂停处理冲突机制； 仅可用于参考，不要将其直接上传，否则被查重后果自负。

  3. 所属分类：专业指导

    • 发布日期：2019-01-15
    • 文件大小：17kb
    • 提供者：weixin_40500026

  1. 非线性流水线算法:预约表、冲突向量、禁止向量、启动循环，C++版

  2. 经典非线性流水线算法的c++实现，通过预约表得到冲突向量，通过冲突向量得到状态循环。可以自己修改预约表，控制台有具体的流水线输出，用01表示

  3. 所属分类：C++

    • 发布日期：2019-09-22
    • 文件大小：5mb
    • 提供者：erwugumo

  1. 非线性流水线算法:预约表、冲突向量、禁止向量、启动循环，python版，带图形输出

  2. 经典非线性流水线算法的python实现，通过预约表得到初始冲突向量，然后得到状态循环，拥有可视化的流水线输出。通过不同颜色代表不同的流水输入

  3. 所属分类：Python

    • 发布日期：2019-09-22
    • 文件大小：6kb
    • 提供者：erwugumo

  1. 计算机组成原理复习资料.pdf

  2. 计算机组成原理的复习资料by中大，这个里边总结的东西非常独到Computer Organization and design the hardware/Software Interface Fifth editic 性能度量公式:CPU性能公式:cPU时间=指令数*cP时钟周期时间 或 cPU时间=指令数CP时钟频率 指令数:执行某程序所需的指令数量;CPl:执行某个程序段时每条指令所需的时钟周 期数;时钟周期时间:时钟频率的倒数 功耗墙:功耗( Power),功率的损耗,在单位吋间中所消耗的能

  3. 所属分类：讲义

  1. 流水线及流水线中的冲突.docx

  2. 计算机组成原理流水线及流水线中的冲突，理解计算机流水线基本概念。 （2）理解MIPS结构如何用5段流水线来实现。 （3）理解各段的功能和基本操作。 （4）加深对数据冲突、结构冲突的理解，理解这两类冲突对CPU性能的影响。 （5）进一步理解解决数据冲突的方法，掌握如何应用定向技术来减少数据冲突引起的停顿。

  3. 所属分类：OS

    • 发布日期：2020-06-08
    • 文件大小：1mb
    • 提供者：L_px24

  1. ARM流水线关键技术分析与代码优化

  2. 本文根据ARM系列处理器采用的三级和五级流水线的工作原理，对各种冲突情况下的流水线运行情况进行了详细分析，最后通过实例分析提出在编程阶段提高流水线性能的方法。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：90kb
    • 提供者：weixin_38520046

  1. TMS320F206定点DSP芯片开发实践

  2. 以TMS320F206为例,阐述了DSP芯片的调试方法与调试技巧。着重探讨了DSP系统开发过程中的硬件设计与调试、软件设计中的流水线冲突和等待状态设置以及如何利用闪速存储器等相关问题,具有较强的参考价值。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：134kb
    • 提供者：weixin_38637764

  1. TMS320C2XX开发设计中应注意的问题

  2. 摘要：以TMS320F206为例，阐述了TMS320C2XX系列DSP芯片硬软件设计中应注意的问题。着重探讨了硬件设计、流水线冲突、中断资源、闪速存储器的使用等几个重点问题。     关键词：TMS320F206 流水线 中断 闪速存储器 高速数字信号处理器是当前信息产业的热点技术之一，采用最先进的DSP无疑会使所开发的产品具有更强的市场竞争力。与普通的MCU相比，DSP芯片放弃了冯·诺依曼结构，采用程序存储器总线和数据存储器总线分开的改进的哈佛结构，独立的程序和数据存储器空间允许同时存取

  3. 所属分类：其它

    • 发布日期：2020-12-11
    • 文件大小：149kb
    • 提供者：weixin_38629391
« 12 »