注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 流水线adc好书adc好书

  2. 流水线adc 好书 流水线adc好书adc好书

  3. 所属分类：其它

    • 发布日期：2009-05-31
    • 文件大小：2097152
    • 提供者：linuxczx

  1. 用于流水线ADC的预运放一锁存比较器的分析与设计

  2. 该文档提出了一种应用于开关电容流水线模数转换器的CMoS预运放一锁存比较 器．该比较器采用UMC混合／射频0．18um 1P6M P衬底双阱CMOS工艺设计，工作电压为 1．8 V．该比较器的灵敏度为0．215 mV，最大失调电压为12 mV，差分输入动态范围为1．8 V，分辨率为8位，在40 M的工作频率下，功耗仅为24．4 mW．基于0．18 um工艺的仿真结 果验证了比较器设计的有效性．

  3. 所属分类：嵌入式

    • 发布日期：2010-03-26
    • 文件大小：361472
    • 提供者：starves111

  1. 流水线ADC的系统级仿真

  2. 流水线ADC的系统级仿真，对芯片化设计有用，无关者没必要下

  3. 所属分类：嵌入式

    • 发布日期：2010-09-04
    • 文件大小：1048576
    • 提供者：xianuserxian

  1. 新型流水线ADC的设计与分析

  2. 有关流水线的论文，提出一种新型的架构，有兴趣的可以看一下

  3. 所属分类：系统集成

    • 发布日期：2011-12-06
    • 文件大小：258048
    • 提供者：rhett583

  1. 14bit 80MSPS流水线ADC中的增益数模单元（MDAC）研究与设计

  2. 有关流水线ADC中的MDAC的经典教程！非常有参考价值！堪称经典！

  3. 所属分类：硬件开发

    • 发布日期：2012-02-06
    • 文件大小：1048576
    • 提供者：hyhy135

  1. 高性能可重构流水线ADC的设计与仿真

  2. 提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：79872
    • 提供者：weixin_38637805

  1. 流水线ADC设计中的数字校淮算法与实现

  2. 数字校准是高速高精度流水线ADC设计中的关键技术之一。文章提出了一种可通过校准控制生成测试信号，自动计算权重来对流水线ADC中电容失配进行误差补偿的技术。该技术能有效地减小增益有限、电荷注入等非理想因素的影响，使校准输出后的数据拥有更高的准确度，提高了系统的线性度。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：245760
    • 提供者：weixin_38700240

  1. 流水线ADC中高速比较器的设计和分析

  2. 设计了一个高速电压比较器，比较器由前置放大器和带复位端的动态比较器组成。采用charted 公司的0.35um/3.3v 模型，通过CADENCE 进行模拟仿真，电路获得了高速、高分辨率的特性。在100Ms/s 的工作频率下电路消耗0.29mw 的功耗，并且具有6.5mv 的低失调电压。因此，该电压比较器可适用于流水线ADC。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：231424
    • 提供者：weixin_38740391

  1. 一种用于13bit40MS/s流水线ADC中的采样保持电路设计

  2. 本文对流水线ADC的采样保持电路的结构以及主要模块如增益提高型运算放大器电路、共模反馈电路和开关电路进行了分析，并对各个模块进行了设计，最终设计出一个适合于13bit40MHz流水线ADC的采样保持电路，仿真结果表明，该采样保持电路满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：155648
    • 提供者：weixin_38674616

  1. 高性能可重构流水线ADC的设计与仿真

  2. 提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：358400
    • 提供者：weixin_38551059

  1. 模拟技术中的用于流水线ADC采样保持电路的设计

  2. 摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：349184
    • 提供者：weixin_38729108

  1. 元器件应用中的电容误差平均技术在流水线ADC中的应用

  2. 1 引言 　　随着数字信号处理技术在无线通讯等领域的广泛应用，人们对于模／数转换器(ADC)速度与精度等方面要求也越来越高。但出于功耗和成本等方面的考虑，器件尺寸和电源电压的降低使得高速高精度ADC的设计变得越来越具有挑战性。在各种不同类型的ADC中，流水线结构(pipeline)的ADC很好地协调了面积与速度之间的矛盾。他具有相对低的功耗和芯片尺寸，同时可以实现较高的转换速率。但是在实现高分辨率的流水线ADC时，由器件失配等因素引起的误差(如比较器电压失调引起的阈值偏移，电容失配等)如果不消

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：230400
    • 提供者：weixin_38563525

  1. 模拟技术中的适用于流水线ADC的高性能采样/保持电路

  2. 摘要：介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中。电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。增益自举运算放大电路给采样/保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响。设计还采用了双采样技术,使采样/保持速率大大提高。设计在SMIC 0.18um工艺下实现,工作电压为1.8V,通过仿真验证。本文设计的采样/保持电路可以适用于高速高精度流水线ADC中。 　　1 引言 　　随着现代电子技术迅猛

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：203776
    • 提供者：weixin_38619207

  1. 模拟技术中的流水线ADC(图)

  2. 低采样速率ADC仍然采用逐次逼近（SAR）、积分型结构以及最近推出的过采样ΣΔADC，而高采样速率（几百MSPS以上）大多用闪速ADC及其各种变型电路。然而，最近几年各种各样的流水线ADC已经在速度、分辨率、动态性能和功耗方面有了很大的提高。对于几Msps到100Msps的8位高速和16位低速模数转换器（ADC），流水线已经成为最流行的模数转换器结构，它可以涵盖很广的应用范围，包括CCD成像、超声成像、数字接收、基站、数字视频（如HDTV）、xDSL、线缆调制解调器以及快速以太网。本文介绍了流水

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：96256
    • 提供者：weixin_38503233

  1. 流水线ADC运算放大器的设计

  2. 基于0.18μmCMOSCraft.io设计了一个用于流水线型ADC的全差分运算放大器，提出简化的等效模型，推导得到其传输函数，分析影响直流增益和频率特性的关键因素，优化关键位置处MOS尺寸与仿真结果表明，在1.8V电源电压下，所设计的运算放大器在负载为4pF时，直流增益为123dB，单位增益幅度为860MHz，相位差。裕度为68°，能满足14位，50MHz以上流水线ADC的需要。

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：433152
    • 提供者：weixin_38720050

  1. 一种基于LMS算法的流水线ADC数字校准算法

  2. 数字校准是高性能流水线ADC设计中的关键技术之一。文章提出了一种基于LMS算法，自动迭代一阶三阶误差系数的后台数字校准技术。该校准技术能够有效地减小电容失配、运放有限增益等非线性因素对系统的影响，提高系统的线性度。使用Simulink对所搭建的16位流水线ADC进行仿真，当采样频率为100MHz，输入信号频率为45MHz时，通过校准，流水线ADC 的有效位数ENOB从9.6位提升至15.7位，信噪比SNR由67.5dB提升至97.6dB，无杂散动态范围SFDR由64.9dB提升至110.8dB。

  3. 所属分类：其它

    • 发布日期：2021-02-11
    • 文件大小：717824
    • 提供者：weixin_38548704

  1. 流水线ADC的行为级仿真

  2. 行为级仿真是提高流水线（Pipeline）ADC设计效率的重要手段。建立精确的行为级模型是进行行为级仿真的关键。本文采用基于电路宏模型技术的运算放大器模型，构建了流水线ADC的行为级模型并进行仿真。为验证提出模型的精度，以一个7位流水线ADC为例，分别进行了电路级与行为级的仿真，并做了对比。结果表明这样构建的行为级模型能较好地反映实际电路的特性，同时仿真时间大大缩短。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：464896
    • 提供者：weixin_38691006

  1. 用于12bit 40MS／s低功耗流水线ADC的采样保持电路

  2. 0  引言 　　流水线模数转换器(pipeline ADC)是中高精度(10～14 bit)高速(10～500 MS／s)ADC的主流实现结构，被广泛应用于通信系统、图像设备、视频处理等系统中。作为其前端关键的模块，采样保持电路的性能直接决定了整个ADC的性能，在以上系统中对功耗的要求十分严格。本设计在实现高速高精度采样保持功能的同时，还实现了MDAC功能，这样既能降低ADC功耗又能减少芯片面积。 　　1  采样保持电路结构 　　传统流水线ADC的前面为采样保持电路其后接MDAC级。采样保

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：392192
    • 提供者：weixin_38741996

  1. 用于流水线ADC采样保持电路的设计

  2. 摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：468992
    • 提供者：weixin_38588520

  1. 模拟基础知识（二）：流水线ADC及其使用方法

  2. 模数转换器 (ADC) 将模拟世界连接到数字世界，因此是连接到现实世界的任何电子系统的基本部件。它们也是决定系统性能的关键因素。本系列文章探讨 ADC 的基础知识、各种 ADC 类型及其应用。第 1 部分讨论了 SAR ADC；第 2 部分讨论了三角积分 (Δ?) 转换器；本文为第 3 部分，将讨论流水线 ADC 的特性、特征和用法。第 4 部分将说明三角积分 ADC 如何生成超低噪声结果。　　ADC 服务的一些应用包括超高速多载波蜂窝基础设施基站、电信、数字预校正观测和回程接收器等——所有这些

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：215040
    • 提供者：weixin_38647567
« 12 3 4 5 6 7 8 »